2023년도 반도체 분야 신규지원 대상 연구개발과제 안내문

① 시스템반도체핵심IP개발

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘23년 출연금	주관기관	과제 유형	과제 특징	자율성트랙	특이 사항
1	6G 통신용 RF SoC를 위한 핵심 IP 개발	품목	21	434	중소중견	혁신제품	징수	일반	-
2	CMOS 기반 6G용 무선 통신을 위한 10 GHz 미만 광대역 주파수 합성기 핵심 IP 개발	품목	21	434	중소중견	혁신제품	징수	일반	-
3	차량용 반도체 설계를 위한 IVN (In-Vehicle Network) 인터페이스 IP 세트	품목	21	434	중소중견	혁신제품	징수	일반	-
4	에너지 공급 및 전력 생성/운영 지원 WLC IP 기술 개발	품목	21	434	중소중견	혁신제품	징수	일반	-

② 차세대지능형반도체기술개발(시스템반도체상용화설계)

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘23년 출연금	주관기관	과제 유형	과제 특징	자율성트랙	특이 사항
1	차량용 터치・포스・햅틱 통합 인터페이스 반도체	품목	33	740	중소중견	혁신제품	징수	일반	수요연계
2	적응형 노이즈 제거 기능을 가진 1mA급 지능형 보청기용 SoC 개발	품목	33	740	중소중견	혁신제품	징수	일반	수요연계
3	파운데이션 라이브러리 PPA 성능 향상 기술 개발	품목	33	740	중소중견	혁신제품	징수	일반	수요연계
4	의료용 단말 기기의 양방향 고속 네트워킹 SoC	품목	45	750	중소중견	혁신제품	징수	일반	-
5	사물인터넷을 위한 초저전력∙장거리 지원 Sub-GHz 대역 Wi-Fi SoC 기술 개발	품목	45	750	중소중견	혁신제품	징수	일반	-
6	인공지능 기반 전고체 배터리 대응 배터리 제어 반도체	품목	45	750	중소중견	혁신제품	징수	일반	-
7	Wake-up 송수신 기술을 이용하여 장기 운용 가능한 저지연 초연결 무선 네트워킹 반도체	품목	33	740	중소중견	혁신제품	징수	일반	-
8	차량용 시트 통합 제어 반도체	품목	33	740	중소중견	혁신제품	징수	일반	-
9	결함 검출이 가능한 칩렛 인터페이스 기술 개발	품목	33	740	중소중견	혁신제품	징수	일반	-
10	실시간 로봇 환경에서 auto-calibration이 가능한 토크센서 모듈용 SoC 개발	품목	45	750	중소중견	혁신제품	징수	일반	-
11	신축성 패치 형태의 포도당/크레아티닌 센서 시스템 개발	품목	33	740	중소중견	혁신제품	징수	일반	-
12	인휠 모터 구동 SoC 및 무인운반 모빌리티용 인휠모터 실증 기술개발	품목	45	750	중소중견	혁신제품	징수	일반	-
13	액체 생검용 초정밀 일회용 분자진단 반도체 센서 SoC	품목	45	750	중소중견	혁신제품	징수	일반	-

③ 차세대지능형반도체기술개발(반도체제조공정장비)

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘23년 출연금	주관기관	과제 유형	과제 특징	자율성트랙	특이 사항
1	E-beam plasma를 이용한 ALE(Atomic Layer Etching) 장비 개발	품목(핵심)	45	1,300	중소중견	혁신제품	징수	일반
2	반도체 구조 결함 개선용 중수소 고압 Annealing 장비 개발	품목(핵심)	45	1,300	중소중견	혁신제품	징수	일반
3	1x nm급의 반도체 제조공정 기반 영상출력장치 구동용 Driver IC 시스템 반도체 테스트 장비 개발	품목(핵심)	45	1,300	중소중견	혁신제품	징수	일반
4	Cu-CMP공정 금속두께 측정용 인라인 X-ray 장비기술개발	품목(핵심)	45	1,300	중소중견	혁신제품	징수	일반
5	반도체 공정 가스 실시간 연속 모니터링 장비 개발	품목(핵심)	33	1,380	중소중견	혁신제품	징수	일반
6	FOWLP/PLP를 위한 대형기판용 Plasma 전처리기반 PR Coating장비개발	품목(핵심)	33	1,380	중소중견	혁신제품	징수	일반
7	고집적 반도체 검사용 마이크로 반도체 소켓	품목(핵심)	33	1,100	중소중견	혁신제품	징수	일반
8	제습모듈을 포함하는 웨이퍼 이송장치 기술 개발	품목(핵심)	33	1,100	중소중견	혁신제품	징수	일반
9	공정내 불순물 농도를 실시간 분석 가능한 일체형 저전력 고성능 극저온 고진공 배기장치 개발	품목(핵심)	45	1,080	중소중견	혁신제품	징수	일반
10	공정데이터기반반도체장비지능화통합패키지기술개발	품목(핵심)	33	100	제한없음	혁신제품	비징수	일반	통합1
11	이상 감지 및 성능 향상을 위한 지능형 원자층 증착 공정장비 기술개발	품목(핵심)	33	1,380	중소중견	혁신제품	징수	일반	통합1
12	고선택비 하드마스크용 지능형 물리기상증착 공정장비 기술개발	품목(핵심)	33	1,380	중소중견	혁신제품	징수	일반	통합1
13	반도체 장비 지능화를 위한 공정 데이터 플랫폼 기술 개발	품목(핵심)	33	1,000	중소중견	혁신제품	징수	일반	통합1
14	600W급 EUV 펠리클 양산용 금속성 탄화물소재 기반 제조장비 및 검사기 개발	품목(핵심)	45	100	제한없음	혁신제품	비징수	일반	통합2
15	600W급 EUV 펠리클 제조를 위한 금속성 탄화물소재 기반 박막 증착 및 열처리장비 개발	품목(핵심)	45	1,300	중소중견	혁신제품	징수	일반	통합2
16	600W급EUV펠리클멤브레인제조를위한고균일도습식식각및세정장비개발	품목(핵심)	45	1,200	중소중견	혁신제품	징수	일반	통합2
17	EUV 펠리클 품질평가를 위한 멤브레인 표면결함 검사용 고속 가변초점 검사장비 개발	품목(핵심)	45	1,200	중소중견	혁신제품	징수	일반	통합2

④ 시장선도를위한한국주도형K-Sensor기술개발(시장주도형 K-센서기술개발)

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘23년 출연금	주관기관	과제 유형	과제 특징	자율성트랙	특이 사항
1	초미세먼지의 다중 물성정보 측정용 NEMS 센서 계측기술 개발	품목	33	1,024	중소중견	혁신제품	징수	일반	수요연계
2	소변내 생체표지자에 기반한 성인병 조기 진단용 광학식 센서 시스템 개발	품목	33	1,024	중소중견	혁신제품	징수	일반	수요연계
3	4-D 이미지 레이다용 단일칩 레이다 센서 개발	품목	33	1,024	중소중견	혁신제품	징수	일반	수요연계
4	자연광 환경에서 고신뢰성을 갖는 아크 감지용 초고감도 DUV 센서 개발	품목	57	1,024	제한없음	원천기술	징수	일반	-
5	다양한 스마트 산업용 자성다층박막 기반의 스마트 전자콤파스 기술개발	품목	57	1,024	제한없음	원천기술	징수	일반	-
6	고해상도 MEMS형 4D FMCW 라이다 센서 부품 개발	품목	57	1,024	제한없음	원천기술	징수	일반	-
7	심혈관질환 진단 및 예측을 위한 체내 삽입형 인공지능 융복합 센서 모듈 기술 개발	품목	57	1,024	제한없음	원천기술	징수	일반	-
8	감염균 세포 신속, 다중, 고감도 검출을 위한 압타머-나노구조체 기반의 전기화학 및 광학센서 개발	품목	57	1,024	제한없음	원천기술	징수	일반	-

⑤ 민관공동투자반도체고급인력양성

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘23년 출연금	주관기관	과제 유형	과제 특징	자율성트랙	특이 사항
1	민관공동투자 기반 반도체 R&D 고급인력양성 총괄	품목	117	446	비영리	원천기술	비징수	일반	총괄
2	극저온 양자컴퓨터를 위한 메모리 디바이스 및 시스템 개발	품목	33	150	비영리	원천기술	비징수	일반
3	강유전성 소재를 적용한 고집적 저전압 3D NAND 요소기술 개발	품목	33	150	비영리	원천기술	비징수	일반
4	all-perovskite 구조의 DRAM 커패시터 개발	품목	33	150	비영리	원천기술	비징수	일반
5	CMOS 공정호환성을 가진 Electrochemical RAM 소자 및 공정기술	품목	33	150	비영리	원천기술	비징수	일반
6	초박막 channel FET 기반 4D 적층용 2T-0C DRAM 소자 개발	품목	57	150	비영리	원천기술	비징수	일반
7	고속/ 저전력/고신뢰성의 SOT(Spin orbit torque)-MRAM 기술 개발	품목	57	150	비영리	원천기술	비징수	일반
8	위상절연체를 활용한 스핀-궤도 토크 자기저항메모리 (MRAM)의 한계 극복 기술	품목	57	150	비영리	원천기술	비징수	일반
9	sub-10nmDRAM개발을위한전극막/유전막계면특성분석및개선기술개발	품목	57	150	비영리	원천기술	비징수	일반
10	500단 이상 3D NAND 메모리 셀 고성능/고집적화 기술 개발	품목	57	300	비영리	원천기술	비징수	일반
11	차세대 뉴로모픽/인메모리 컴퓨팅 연산칩 구현기술 개발	품목	57	450	비영리	원천기술	비징수	일반
12	수직 적층 가능한 DRAM cell 트랜지스터향 핵심 요소 공정기술 개발	품목	57	450	비영리	원천기술	비징수	일반
13	웨어러블 디바이스용 초소형 고감내 ESD보호회로가 내장된 무선충전 SoC개발	품목	33	150	비영리	원천기술	비징수	일반
14	CXL 기반 SoC 구조 연구 및 이에 최적화된 CXL Controller 아키텍처 개발	품목	33	150	비영리	원천기술	비징수	일반
15	다중 코어 기능안전, ISO/PAS 21448, AI 가속기가 적용된 ASIL-B 수준 자율주행차량용 Tiny MCU 설계 기술 개발	품목	57	150	비영리	원천기술	비징수	일반
16	이미지센서-DNN (Deep Neural Network) 양뱡향 피드백 기반 협력 구조를 가지는 이미지 센서 시스템 기술 개발	품목	57	150	비영리	원천기술	비징수	일반
17	이미지 센서의 Sensitivity 향상을 위한 새로운 구조(Bayer가 아닌)의 Color Filter Array 기술 개발	품목	57	150	비영리	원천기술	비징수	일반
18	저항성 메모리 기반 ACiM (Analog Computing in Memory) AI 가속기 구조 및 관련 소프트웨어 개발	품목	57	150	비영리	원천기술	비징수	일반
19	SWIR (Short Wave Infra Red) 대역 2D/3D 이미지 센서 개발	품목	57	150	비영리	원천기술	비징수	일반
20	Diffusion 공정 Batch type 설비 (Multi-wafer) 적용 차세대 노즐 부품 개발	품목	33	150	비영리	원천기술	비징수	일반
21	Cryoetch를 이용한 초고선택비 식각 기술	품목	33	150	비영리	원천기술	비징수	일반
22	In-situ XPS 표면 분석을 동반한 High selectivity 를 갖는 복합막 ALE 공정 개발	품목	33	150	비영리	원천기술	비징수	일반
23	무손상 원자층 식각기술개발	품목	33	150	비영리	원천기술	비징수	일반
24	3D V-NAND용 고온 ALD precursor 및 공정 개발	품목	33	150	비영리	원천기술	비징수	일반
25	3nm노드이하 시스템 반도체 집적을 위한 선택적 레이저 열처리 공정기술개발	품목	57	150	비영리	원천기술	비징수	일반
26	구리배선대체용저저항배선용신물질탐색과고품질Ru배선을위한고온ALDRu배선공정및고온ALDTiN	품목	57	150	비영리	원천기술	비징수	일반
27	Ion Beam을 이용한 Critical Dimension 제어기술 개발	품목	57	150	비영리	원천기술	비징수	일반
28	신규 Precursor를 이용한 식각 공정기술개발	품목	57	150	비영리	원천기술	비징수	일반
29	차세대 3D NAND에서 고종횡비 구조의 식각 성능향상을 위한 공정기술개발	품목	57	150	비영리	원천기술	비징수	일반
30	차세대HAR공정난제메커니즘규명을위한실험및이론연구	품목	57	150	비영리	원천기술	비징수	일반
31	Remote Plasma System을 활용한 EUV급 반도체 소자 공정 기술 개발	품목	57	150	비영리	원천기술	비징수	일반	국제 공동
32	저온 플라즈마 기반 이차원 소재의 형상 제어 공정 및 패턴화 합성과 건식 표면개질 및 원자레벨 식각 공정 기술 개발	품목	57	150	비영리	원천기술	비징수	일반
33	100Å급 이하 차세대 반도체 소자를 위한 극저온 원자층 식각 공정 및 장치 기술 개발	품목	57	300	비영리	원천기술	비징수	일반
34	In-situ 결함분석을 통한 고품위 MX2 소재 및 공정기술 개발	품목	57	450	비영리	원천기술	비징수	일반	국제 공동
35	실공정 가스 기반에서의 다중 스케일 플라즈마 장비/공정 전사모사를 통한 Egde 플라즈마 밀도와 식각속도 및 선택비 등 플라즈마 장비내의 진단 모니터링 분석 기술 개발	품목	57	450	비영리	원천기술	비징수	일반
36	공정제어를 위한 Eddy Current 센서와 고감도 표면압력 측정센서를 포함한 차세대 CMP 및 post-CMP Cleaning 소재 및 공정 기술 개발	품목	57	450	비영리	원천기술	비징수	일반
37	몰리브덴 산화물 원자층 증착 (ALD) 기술	품목	33	150	비영리	원천기술	비징수	일반
38	초미세 패터닝에 최적화된 Dry resist와 Underlayer의 조합과 EUV 노광특성 평가기술 개발	품목	33	150	비영리	원천기술	비징수	일반
39	원자간 결합 특성 조절을 통한 상변화 물질 기반 멤리스터 소재 개발	품목	33	150	비영리	원천기술	비징수	일반
40	차세대반도체 고방열-EMI차폐 코팅용 복합분말 개발	품목	57	150	비영리	원천기술	비징수	일반	국제 공동
41	실리콘-화합물 (Si-GaN) 융합반도체 기반 핵심 소자 구현 기술 개발	품목	57	150	비영리	원천기술	비징수	일반	국제 공동
42	저온경화형Photoacidgenerator(PAG)및이를이용하는EUV용photoresist개발	품목	57	150	비영리	원천기술	비징수	일반
43	1.0 nm 급 초미세 반도체 용 PECVD 공정 기반 porogen-free ultra low-k (유전율 2.0) 소재	품목	57	150	비영리	원천기술	비징수	일반
44	반도체 후공정 초미세화대응 회로설계기반 3D 스케일링 배선기술	품목	57	300	비영리	원천기술	비징수	일반	국제 공동
45	CMP 공정 안정화를 위한 Dynamic Metrology Tool 개발	품목	57	300	비영리	원천기술	비징수	일반
46	저차원소재 이종접합구조를 갖는 차세대 저전력 반도체 소재 및 소자 개발	품목	57	450	비영리	원천기술	비징수	일반	국제 공동
47	Advanced packaging용 hybrid bonding 공정/소재 기술	품목	57	450	비영리	원천기술	비징수	일반

⑥ 신시장창출을위한수요연계시스템반도체기술개발

(단위: 월, 백만원)

번호	RFP명	과제 성격	개발기간	‘23년 출연금	주관기관	과제 유형	과제 특징	자율성트랙	특이 사항
1	타액을 이용한 무채혈·비침습 방식의 당뇨 센서와 시스템 반도체가 내장된 측정기 개발	품목	33	2,000	영리기관	혁신제품	징수	일반	-
2	스마트홈용 Batteryless BLE기반 AI SoC 및 SW 기술 개발	품목	33	2,000	영리기관	혁신제품	징수	일반	-
3	수소자동차 수소 공급 압력 측정용 디지털 반도체 융합 센서 모듈 기술 개발	품목	33	2,000	영리기관	혁신제품	징수	일반	-
4	차세대 전력반도체기반 전력변환장치 개발	품목	33	2,000	영리기관	혁신제품	징수	일반	-
5	첨단 모빌리티 구동시스템의 고장진단 및 예지를 위한 SoC 기술개발	품목	33	2,000	영리기관	혁신제품	징수	일반

①

시스템반도체핵심IP개발

품목번호

2023-시스템반도체-핵심IP-일반-1-1

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 소자 및 시스템

SoC

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

■ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

6G 통신용 RF SoC를 위한 핵심 IP 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 5단계 〜 [종료] 7단계)

8

5

4

2

3

1

4

0

0

0

1. 개념 및 산업동향

ㅇ 개념 : SiGe 공정을 이용한 Tx 및 Rx Front End Module (FEM) IP 개발

- 제품형태: 6G 통신에서 빔포밍 동작을 위한 SiGe 기반의 송수신기 IP

- 기술형태: Mid-band (7-24 GHz) RF 송신기의 FEM의 요소 기술인 전력증폭기, 저잡음증폭기, 위상변환기, 디지털 컨트롤러 설계 기술

ㅇ 산업동향 :

- (미국 Renesas 社)는 20년부터 Ka-band에서 위성 통신용 SiGe 공정 기반의 다양한 송수신 회로들을 개발 및 발표 중

- (미국 Analog Device 社)는 22년부터 Ka-band 5G 통신용 SiGe 공정 기반의 빔조향이 가능한 송수신 회로들을 개발 및 발표 중

2. 지원 범위

ㅇ SiGe 기반 6G Mid-band 통신용 RF 송수신기 IP 개발하기 위한 설계 및 MPW (Multi Process Wafer) 검증, 신뢰성 기술개발 지원

- IP 기술개발 : 6G Mid-band 통신용 RF 송수신단 IP 개발을 위한 회로 설계, layout 등 기술 개발

- 6G Mid-band 통신용 송신단 : 전력증폭기, 위상변환기 및 디지털 컨드롤러가 통합된 SoC 구조의 송신기

- 6G Mid-band 통신용 수신단 : 저잡음증폭기, 위상변환기 및 디지털 컨드롤러가 통합된 SoC 구조의 수신기

- MPW 검증 : 개발한 IP를 MPW를 통해 검증 완료

<  정량적 목표  >

	항목	개발목표	단위	평가 방법
1	최대 출력	13 이상	dBm	공인시험성적서
2	NF	5 이하	dB	공인시험성적서

3. 지원 필요성

ㅇ 6G 통신을 위해 Upper mid-band 7-24 GHz는 단말기 및 IoT에 사용 가능한 주파수 대역으로 예상되며, 저궤도 위성통신을 목적으로 연구가 진행되고 있어 지상 및 위성 통신의 결합을 목적으로 하는 6G 통신에 적합함

ㅇ SiGe 공정은 CMOS와 HBT를 동시에 사용 가능하여 높은 출력 전력과 동시에 디지털 회로를 내장할 수 있는 장점으로 단말 및 IoT 응용에 적합할 것으로 예상됨

ㅇ 국내에서는 SiGe 공정을 이용한 연구 및 개발이 전무한 상황이고, 향후 6G 단말 및 IoT를 위한 RF IP 확보가 필요함

4. 지원기간/예산/추진체계

ㅇ 기간 : 21개월 이내 (1차년도:9개월, 2차년도:12개월)

ㅇ 정부출연금 :  ‘23년 4.34억원 이내(총 정부출연금 10억원 이내)

ㅇ 주관기관 : 중소·중견 기업(혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

2023-시스템반도체-핵심IP-일반-1-2

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 소자 및 시스템

SoC

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

■ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

CMOS 기반 6G용 무선 통신을 위한 10 GHz 미만 광대역 주파수 합성기 핵심 IP 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 5단계 〜 [종료] 7단계)

8

5

4

2

3

1

4

0

0

0

1. 개념 및 산업동향

ㅇ 개념 : 6G 무선 통신에서 사용 가능한 대역폭이 제한되어 효율적인 변조 방식이 필요하며, 이에 따라서 LO (Local oscillator)의 Jitter 성능이 중요함으로 인해 저잡음 Synthesizer IP가 필요함

- 제품형태: 6G 무선 통신의 트랜시버는 어레이 (array) 구조가 필연적이며, 이를 위해 각 트랜시버의 LO에 적용할 위상동기회로 IP

- 기술형태: 75 fsRMS 이하의 jitter 성능 및 1-10 GHz 광대역 synthesizer 요소 기술

ㅇ 산업동향 : 6G PLL (Phase Lock Loop) 자체의 표준은 정해져 있지 않으며, 국내의 인증 및 기준에 대한 제도 파악을 통해 ITU의 6G 이동통신 표준과 연계가 요구됨. 또한, 현재 5G 시장에서 요구되는 jitter 성능은 100 fsRMS 이하이며, 이를 위해 Subsampling 및 Injection Locked PLL 구조에 대한 연구가 진행중이나, 상용제품으로 제작하기에는 불안정한 요소가 존재함

2. 지원 범위

ㅇ 6G용 저잡음 synthesizer IP 개발하기 위한 설계 및 MPW (Multi Process Wafer) 검증, 신뢰성 기술개발 지원

- IP 기술개발 : 저잡음 synthesizer IP 개발을 위한 개별 블록 및 LO 회로 설계, layout 등 기술개발

・현 synthesizer 핵심 잡음요소들의 성능 개선

・현 synthesizer 핵심 잡음요소들을 대체하는 낮은 잡음의 구성요소 IP 개발

・M-배 프로그램밍 가능한 주파수 승수기(Frequency Multiplier) 개발

- MPW 검증 : 개발한 IP를 MPW를 통해 검증 완료

<  정량적 목표  >

	항목	개발목표	단위	평가 방법
1	Jitter*	75 이하	fsRMS	공인시험성적서
2	주파수 대역	1-10	GHz	공인시험성적서

*B. Razavi, "Jitter-power trade-offs in PLLs", IEEE Trans. Circuits Syst. I Fundam. Theory Appl., vol. 68, no. 4, pp. 1381-1387, Apr. 2021.

3. 지원 필요성

ㅇ 최근 통신 및 데이터 변환기에서 낮은 Jitter에 관한 수요가 증가함

ㅇ 6G 통신 시스템에 적합한 위상 동기 회로에 관한 원천기술확보가 필요함

ㅇ 혁신적인 새로운 구조 synthesizer는 현 구조의 잡음 한계를 극복할 수 있으며 미래핵심 산업인 6G에 필수적으로 필요한 핵심 IP로 국가적 지원이 필요

ㅇ 본 기술과 관련된 연구 산업 육성 및 연구 성과 기반 사업화를 통해 일자리 창출

4. 지원기간/예산/추진체계

ㅇ 기간 : 21개월 이내 (1차년도:9개월, 2차년도:12개월)

ㅇ 정부출연금 :  ‘23년 4.34억원 이내(총 정부출연금 10억원 이내)

ㅇ 주관기관 : 중소·중견 기업(혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-핵심IP-일반-1-3			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				SoC
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	■ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	차량용 반도체 설계를 위한 IVN (In-Vehicle Network) 인터페이스 IP 세트					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 7단계)						8	5		4	2	3	1	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 차량용 반도체를 설계할 때 사용되는 IVN 인터페이스 IP (CAN, CAN-FD, FlexRay, LIN, SENT) 세트 및 FPGA 테스트 플랫폼 ㅇ 산업동향 : NXP, Infineon, Renesas, TI, STMicro, Bosch, On-Semi 등은 자사의 거의 모든 차량용 반도체에 CAN, CAN-FD, FlexRay, LIN, SENT 등의 차량용 IVN 인터페이스를 탑재하여 출시함, 국내에서는 차량용 IVN 인터페이스 IP를 제공하고 있는 기업이 없으며, 대부분의 국내 차량용 반도체 제조사는 차량용 IVN 인터페이스 IP를 자체 개발하거나 해외 IP를 도입하여 사용함
2. 지원 범위
ㅇ 지원범위: 차량용 IVN 인터페이스 IP 및 FPGA 테스트 플랫폼의 개발 및 검증 - 차량용 IVN 인터페이스 IP 개발 ・ CAN (ISO 11898-1:2015) 콘트롤러 IP 개발 (Classic Base/Extended Frame Format 모두 지원) ・ CAN-FD (ISO 11898-1:2015) 콘트롤러 IP 개발 (FD Base/Extended Frame Format 모두 지원) ・ FlexRay (ISO 17458-2:2013) 커뮤니케이션 콘트롤러 IP 개발 (2채널/1채널 모두 지원) ・ LIN (ISO 17987-3:2016) 콘트롤러 IP 개발 (마스터, 슬레이브 모두 지원) ・ SENT (SAE J2716_201604) 콘트롤러 IP 개발 (마스터, 슬레이브, 6개 전송 모드 모두 지원) ・ 모든 IP는 AMBA Bus에 연결될 수 있도록 Wrapper 탑재 ・ 모든 IP는 Silicon-Proven을 위해 FPGA 및 MPW로 구현 - FPGA 테스트 플랫폼 개발 ・ Verilog HDL로 기술된 차량용 IVN 인터페이스 IP를 RISC-V 또는 ARM 프로세서 코어에 결합시켜 검증할 수 있는 FPGA 테스트 플랫폼을 개발 ・ 개발된 차량용 IVN 인터페이스 IP를 FPGA 테스트 플랫폼에 내장하고 상용 트랜시버 칩 등을 부착하여 하드웨어적으로 동작을 검증 - IP 유통 및 상용화 수행 ・ 개발된 IP의 Datasheet 및 Reference Guide를 작성 및 배포 ・ 개발된 IP를 국내 IP 유통기관인 KIPEX에 등록 및 유통
3. 지원 필요성
ㅇ 차량용 반도체 수급난이 심화됨에 따라 국내에서 차량용 반도체 설계 및 생산을 활성화할 필요가 있음 ㅇ 차량에서는 신뢰성, EMC 등이 우수한 CAN, CAN-FD, FlexRay, LIN, SENT 등의 IVN 인터페이스를 사용하고 있으며 프로세서, 센서, 전력 반도체를 포함한 거의 모든 차량용 반도체를 설계하는데 필수적임 ㅇ 차량용 IVN 인터페이스 IP를 도입하면 다양한 기술 지원이 필수적인데 해외 IP는 기술 지원이 어려우므로 국내 IP가 절실하게 필요함 ㅇ 차량용 IVN 인터페이스 IP는 국내외 수요가 꾸준하게 존재하며 지속적으로 성장하는 IP 시장이 잘 형성되어 있음 ㅇ 차량 E/E Architecture가 중앙 집중 및 IVN 기반인 Zonal Architecture로 바뀜에 따라 차량용 IVN 인터페이스 IP 시장은 더욱 확대될 것으로 예상됨
4. 지원기간/예산/추진체계
ㅇ 기간 : 21개월 이내 (1차년도:9개월, 2차년도:12개월) ㅇ 정부출연금 : ‘23년 4.34억원 이내(총 정부출연금 10억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-핵심IP-일반-1-4			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	■ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	에너지 공급 및 전력 생성/운영 지원 WLC IP 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 7단계)						8	5		4	2	3	1	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : IoT 센서, 웨어러블 디바이스 등 전자기기에 전원선 연결 없이(No-plug) 의도적 및 비의도적 무선 에너지를 활용하여 전력 생성/운영을 지원하는 NFC 기반의 WLC(WireLess Charging) IP 기술 개발 - 기술 형태 : 기존 기술 대비 소형으로 구현 가능한 무선 데이터 통신(NFC) 규격 기반의 비접촉 에너지 전달/생성 운영 가능 WLC 규격 지원 IP 기술 - 제품 형태 : NFC 기반 WLC 지원 송수신 IP 및 모듈 ㅇ 산업동향 : 최근 NFC WLC 관련 표준이 제정되었고, 기존 무선충전(WPC, Airfuel 등) 기술 대비 소형화 적용이 가능하기 때문에 소형기기 전력공급 방법에 대한 새로운 대안으로 부상하고 있으며 NXP, STMicroelectronics, Infineon 등과 같은 주요 글로벌 반도체 기업에서 관련 기술 사업화를 준비 및 향후 시장 확대가 예상되며, 국내 중소중견 팹리스 기업의 WLC 관련 핵심 IP 기술 확보 및 관련 시장 경쟁력 확보가 필요 - 표준 동향 ・ 최근 NFC 포럼에서는 최대 1 W 무선전력을 공급을 위한 NFC WLC 2.0 규격을 발표함 ・ IEC 62830에서 생활 환경 에너지 활용 전력생성을 위한 반도체 디바이스에 대한 규격과 테스트 방법의 표준화가 진행중
2. 지원 범위
ㅇ 무선 데이터 및 에너지 동시 송출 시스템 IP 기술 개발 - 1 W급(Class3) 무선 에너지 송전 RF/Analog Front-end IP 기술 - 표준 규격(NFC WLC 2.0) 기반 무선 에너지 및 데이터 동시 전송 송수신 모뎀 IP 기술 - 무선 에너지 수신 디바이스 인지 및 모니터링 정보 수신 기술 ㅇ 인가 에너지 상황 대응형 전력 생성/관리 운영 IP 기술 개발 - 무선 에너지 상황 인지 고효율 전력변환 및 관리/충방전 회로 기술 - 인가 에너지량에 따른 디바이스 전력 생성/공급 및 동작 운영 제어 디지털 IP 기술 - 무선 에너지 상황 인지 정보 전달을 위한 표준 규격 기반 데이터 전송 프로토콜 IP 기술 ㅇ 에너지 공급 및 전력 생성/운영 지원 WLC IP 검증 기술 개발 - 상용 통신/충전 안테나 연동 WLC IP 성능 검증 기술 표준 규격 호환 검증 테스트 기술 - IoT 센서, 웨어러블 디바이스 등 전자기기 연동 IP 검증 기술
3. 지원 필요성
ㅇ 최근 스마트 디바이스의 전력공급을 위한 전원선 단자의 일원화와 무선충전 등을 통한 충전 단자 제거에 대한 요구가 높아지고 있으나, 디바이스의 소형화로 인해 현재 주요 무선충전 기술로는 사이즈를 최소화하기에는 한계가 있음 - 이러한 요구로 최근 기존 적용 무선통신 인프라를 활용할 수 있고 무선충전 소형화가 가능한 NFC 기반의 WLC 기술이 제안되었고 이에 대한 해외 글로벌 기업들의 사업화 준비가 진행되고 있어 국내에서도 관련 IP에 대한 기술개발 투자가 필요함 ㅇ 최근 제안된 WLC 규격은 무선 통신을 기반으로 하기 때문에 데이터 전송이 가능하고, WPC에 비해 상대적으로 높은 주파수를 활용하여 초소형 기기에 적용 가능성이 높으며, 모바일기기에 NFC 기능은 대부분 내장되기 때문에 기술의 활용성 및 확장성이 높음 ㅇ 상용화된 근거리 무선통신 규격을 활용하여 무선전력 및 에너지 생성과 동시에 데이터를 전송할 수 있는 기술은 서비스 사업화 가능성이 높고, 시장에서 활용도가 높음 ㅇ 에너지 공급 및 전력운영 기술은 향후 에너지 절약과 자생 관점에서 탄소중립에 기여
4. 지원기간/예산/추진체계
ㅇ 기간 : 21개월 이내 (1차년도:9개월, 2차년도:12개월) ㅇ 정부출연금 : ‘23년 4.34억원 이내(총 정부출연금 10억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

[참고]  시스템반도체핵심IP개발 실무작업반 명단

번호	실무작업반
	성명	소속	직위
1	홍남표	국민대학교	교수
2	기문철	수퍼게이트주식회사	연구소장
3	안현석	한국전자기술연구원	선임
4	유병두	한국반도체연구조합	실장

②

차세대지능형반도체기술개발(시스템반도체상용화설계)

품목번호	2023-시스템반도체-NIS-일반-1-1			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	차량용 터치・포스・햅틱 통합 인터페이스 반도체					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 차량에 사용되는 터치・포스・햅틱 인터페이스 기능을 통합 수행할 수 있는 반도체 - 제품형태 : 차량의 터치・포스・햅틱 인터페이스를 수행할 수 있는 통합 반도체 칩, 이를 장착한 ECU 및 프로토타입 HMI 인터페이스 - 기술형태 : 차량용 반도체 설계 기술, 차량용 ECU 설계 기술, 차량용 HMI 인터페이스 설계 기술, 차량용 HMI 시나리오 기술 ㅇ 산업동향 : 벤츠, 아우디, GM 사는 터치・포스・햅틱 기능을 고루 사용하는 HMI 인터페이스를 채택 중이며 인피니언(Cypress 인수), TouchNetis 등 해외 부품사에서 터치・포스・햅틱 인터페이스 기능을 통합 수행할 수 있는 반도체를 개발 중임
2. 지원 범위
ㅇ 터치・포스・햅틱 통합 인터페이스 반도체 및 ECU 개발 - 터치 오차 1mm 이하, 4채널 이상 포스 인식, 5종 이상 햅틱 패턴 인식 - 터치・포스・햅틱 통합 인터페이스 회로 설계 - 터치・포스・햅틱 통합 인터페이스 반도체 개발 - 기능안전, 신뢰성 및 EMC 표준 만족 - 검증용 ECU, 시뮬레이터 및 소프트웨어 개발 ㅇ 프로토타입 HMI 인터페이스 개발 - 개발된 반도체 검증을 위한 프로토타입 HMI 인터페이스 제작 - 프로토타입 HMI 인터페이스 운용 및 실차 탑재 수준의 성능 검증
3. 지원 필요성
ㅇ 최근 자동차 운전의 안전성과 편의성에 대한 욕구가 증대되면서 가상적인 버튼 느낌을 구현하고, 보다 직관적인 촉감을 제공하기 위해 물리적인 버튼을 대신해 다양한 터치・포스・햅틱 기술 들이 접목될 것으로 보임 ㅇ 스마트카 및 자율주행차에는 2,000개 이상의 반도체가 요구되고 있음. 세계 차량용반도체 시장규모는 2020년 450억달러, 2040년까지 1,750억 달러까지 가파르게 증가할 것으로 예측되며, 터치・포스・햅틱 인터페이스 부품의 탑재 폭이 확대될 것으로 보임 ㅇ 차량용 반도체 개발을 통한 원가 절감 및 기능 다양화가 필요하며, 특히 국내 차량용 반도체 수급난 해결 및 국내 반도체 공급망 자립화를 위해 정부 차원의 적극적인 투자가 필요함
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-NIS-일반-1-2			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	적응형 노이즈 제거 기능을 가진 1mA급 지능형 보청기용 SoC 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 다양한 실생활 환경에 적응적으로 대응할 수 있는 적응형 잡음 제거 기능 구현으로, 원하는 음성을 명료하게 청취할 수 있는 지능형 보청기용 시스템온칩 개발 - 제품형태 : 주변 환경 분류 기술을 이용. 최적화된 노이즈 제거 및 명료한 음성 전달이 가능한 보청기용 시스템온칩(SoC) - 기술형태 : 초저전력 시스템온칩(SoC) 개발. 디지털 로직 및 아날로그 회로 설계 기술. 음성신호처리 알고리즘 개발 ㅇ 산업동향 - 글로벌 보청기 선도업체들(Oticon, Sonova, Widex)은 인공지능 기술을 통한 지능형 보청기 SoC개발을 통해 사용자에게 최적의 청음 환경을 제공하는 기술을 개발
2. 지원 범위
ㅇ 적응형 노이즈 제거 기능을 갖는 보청기용 1mW급의 저전력 SoC 개발 - 일반 보청 모드 동작 시(20kHz 샘플 주파수, 광대역 압축, 단일마이크 적용 잡음 저감기술 적용) 소모전력 < 1mW (출력 스피커 소모전력 제외) - 1.2V ~ 1.8V 전지 호환 사용을 위한 전력관리회로 내장 - 90dB 이상의 입출력 범위(Dynamic range) 실시간 음성신호처리를 위한 DSP(digital signal processor) 및 환경 분석용 인공지능 가속 회로 내장 복수의 디지털/아날로그 마이크 신호처리 지원 준실시간 환경 분류를 위한 경량형 인공지능 알고리즘 개발 주위 환경 분류와 연계한 적응형 잡음 제거 및 SNR 개선을 위한 방향성 알고리즘 개발 보청 기능 (12 채널 이상, Latency <10ms, 최대 출력 110dB 이상) ㅇ 보청기 기능 및 측정 기준은 KS C IEC 60118-0/KS C IEC 60118-7/KS C IEC 60118-8을 만족
3. 지원 필요성
ㅇ 노령화에 따른 난청 인구의 증가로 인해 보청기 수요의 증대 - 세계보건기구(WHO)에 따르면 전세계 약 5억명이 청력손실로 어려움을 겪고 있으며 2030년에는 6.3억명이 청력 손실을 경험할 것으로 예상 - 초고령 사회로 진입한 우리나라 난청인구는 2026년 300만명, 2050년에는 최대 700만명에 이를 것으로 추산됨 - 특히, 일반적으로 경도, 중도 난청인들의 대부분은 보청기의 높은 가격과 보청기에 대한 부정적 인식으로 보청기를 착용하지 않고 있어(7.5%만 착용), 경도, 중도 난청 노인에 대한 수요를 고려하면 매우 큼 ㅇ 글로벌 및 국내 보청기 시장 증가 및 글로벌 선진 회사 점유율 독식 - 글로벌 보청기 시장은 2022년 106억 달러에서 2030년 155억 달러로 증가가 예상 - 국내 시장 역시 스타키, 와이덱스, GNResound, 포낙, 지멘스 등 해외 브랜드가 80% 이상의 점유율 독식 - 국내 기업은 외국의 부품을 조립하여 판매하는 영세한 수준으로 독자적인 시스템온칩 기술 없이는 경쟁력 있는 제품을 개발하기에 어려워, 국가적으로 시장 수요 증가와 국민들의 편익 증진을 위하여 국내 기술 확보가 중요함
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-NIS-일반-1-3			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정) □ 해당 없음
품목명	파운데이션 라이브러리 PPA 성능 향상 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 8단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 반도체 칩 설계에 사용하는 파운데이션 라이브러리는 스텐다드 셀, IO, 메모리 및 eNVM(embedded Non-Volatile Memory) IP 등으로 구성 된다. 이들도 각각 저전력용, 고성능용, 저면적용 등으로 세분화하여 설계에 사용되고 있으며, 이러한 다양한 라이브러리를 확보하는 것이 반도체 제조 경쟁력의 기본임 ㅇ 각 공정에 최적화된 라이브러리로 EDA S/W를 사용하여 제품을 설계하기 때문에, EDA S/W에서 요구하는 Model 데이터 (Library Model, Verilog Model, Noise Model, GDSII 및 CDL 등) 들로 구현 ㅇ 제품/고객 맞춤형 파운데이션 라이브러리를 구축하여 시스템반도체의 개발 및 생산을 국내 시설에서 지원함으로써 기술의 유출 방지 및 국내 기술개발-생산의 에코시스템 인프라를 확보
2. 지원 범위
ㅇ 국내 130nm 이하 반도체 제조공정에 대한 Power, Performance, Area 등으로 특성화된 설계용 파운데이션 라이브러리 개발 - Core 전압 1.2V 이하, 2 종류 이상 각 300종 이상의 스텐다드 셀, 10종 이상의 IO, 5종 이상의 메모리 및 eNVM IP ㅇ 라이브러리 세트 설계완료(1년차), 검증,수정 및 보완(2년차), 신뢰성확보(3년차) ㅇ 칩 제작을 통한 성능 검증 ㅇ AEC Q-100 Grade-1 (125 oC) 이상의 신뢰성 확보
3. 지원 필요성
ㅇ 현재 국내 파운드리의 경우 국외 라이브러리 기업 혹은 자체 개발한 최소한의 라이브러리만을 보유하고 있어 다양한 제품/고객들의 요구에 제대로 대응하지 못하고 있고, 공정변경 등으로 라이브러리를 변경하여야 하지만 국외 기업의 대응 지연 등으로 서비스 지연과 로열티로 인한 가격 경쟁력 약화 ㅇ 국내 아날로그 파운드리 기반의 시스템반도체 설계 라이브러리 개발은 다양한 특화 공정에 대한 지원을 가능하게 함으로써 아날로그 파운드리의 제조/생산역량/경쟁력 강화
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-NIS-일반-1-4			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	의료용 단말 기기의 양방향 고속 네트워킹 SoC					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 생체 이식 및 침투형 기기의 인체 내외 통신 및 상호 작용을 위한 무선 인체 영역 네트워크 시스템 - 제품형태 : 다수의 노드가 동시 접속이 가능한 의료 단말기기용 양방향 무선 네트워킹 SoC - 기술형태 : 체내외 의료기기간 통신에 적합한 다종 PHY 트랜시버 설계 기술 / 다수의 의료단말기기간 안전하고 신뢰성 있는 저전력 통신을 위한 MAC 설계 기술 / 생체 이식 및 침투형 기기의 양방향 통신을 위한 최적 Protocol 설계 기술 / 생체 이식형 기기의 위치 모니터링 기술 ㅇ 산업동향 : 무선인체영역네트워크를 위한 PHY/MAC 표준인 IEEE802.15.6에서 다종 PHY를 통한 근거리, 체내, 체외, 신체 주변의 저전력, 고신뢰도 통신 방식을 정의하고 있으나 실제 시장에서 사용되기 위해서는 표준에 대한 보완 및 개정이 필요
2. 지원 범위
ㅇ 생체 이식 및 침투형 기기의 인체 내외 통신 및 상호 작용을 위한 최적의 PHY 와 MAC protocol 개발 - 저전력 고속통신을 위한 다수의 PHY 인터페이스 기술 개발 (예: Inductive Coupling, Ultrasound, NB-RF, UWB-RF, 인체통신 등) - Security, QoS 컨트롤, 신뢰성, Multiple access, Synchronization, Power Management등을 위한 MAC protocol 기술 개발 ㅇ 생체 이식 및 침투형 기기의 위치 모니터링 기술 개발 ㅇ 의료용 단말 기기의 양방향 무선 네트워킹을 위한 PHY/MAC 통합 SoC 개발 - 위치 모니터링 해상도 1cm 이하, 동시접속 노드 수 16개 이상 - 최대 데이터 전송율 10Mb/s 이상 - 체내용 SoC 전력 소모 1mW 이하 - 체외용 SoC 전력 소모 10mW 이하
3. 지원 필요성
ㅇ IEEE 802.15.6 표준의 실제 적용을 위한 PHY 및 MAC 구조의 최적화 필요 ㅇ 기존의 BLE, WiFi와 같은 범용 통신의 경우 생체 이식 및 침투형 기기에 적용하기에는 높은 전력소모, 체내 낮은 전파 투과율 및 시스템 구성의 크기와 관한 문제점이 존재하여 적용하기에 부적합 ㅇ 전자약 및 인공 장기의 응용으로 생체 내에 이식되는 기기의 수가 점차 증가하는 추세로 생체 이식 기기 간 자율 조율을 위한 단말 간 의료기기의 양방향 무선 통신 의료기기 SoC 기술 개발 필요
4. 지원기간/예산/추진체계
ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월, 4차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.5억원 이내(총 정부출연금 30억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-5			산업 기술 분류	중분류Ⅰ						중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템						전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	사물인터넷을 위한 초저전력∙장거리 지원 Sub-GHz 대역 Wi-Fi SoC 기술 개발					품목코드 (HSK10)	류		호			소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 8단계)						8	5	4	1		5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ (개념) 1Km 내외 전송거리 및 수Mbps급 전송율을 제공하고, 코인 전지(coin cell)로 장기간(~5년) 동작하는 사물인터넷 디바이스용 Sub-GHz 대역 Wi-Fi SoC 국산화 개발 - 제품형태 : RFIC, 802.11ah PHY/MAC, 웨이크업 라디오 PHY/MAC 및 저전력 MCU(아날로그 및 디지털 IP 포함) 등을 통합한 RF/Mixed-signal 미세공정 적용한 단일칩 WiFi SoC - 기술형태 : IEEE 802.11ah 무선랜 전송기술, Wake-up Radio 무선전송기술 및 보안기술을 통합한 IoT WiFi SoC 설계 기술 ㅇ (산업동향) 스마트 홈, 스마트 시티, 스마트 팩토리, 전자선반가격표시기, 스마트 미터링 및 스마트 빌딩 등 4차산업혁명 시대의 다양한 IoT 산업을 선도할 저전력 저가 무선통신 솔루션들이 시장에서 치열하게 경쟁 중
2. 지원 범위
ㅇ 웨이크업 라디오 기반 초저전력∙장거리 지원하는 WiFi SoC 개발 - 국내 주파수 기술기준을 만족하는 1Km 및 2Mbps급 성능 제공하는 Sub-GHz 대역 IEEE 802.11ah 무선전송 기술 개발 (RFIC, Modem, MAC IP 포함) - Wakeup Radio Sub-GHz 무선전송 기술 개발(10uA 이하 평균소모전류 및 –92dBm 이하 수신감도 제공) - 칩 보안 기술 개발(Secure Boot, Memory Encryption/Decryption) - 웨이크업 라디오 지원 802.11ah PHY/MAC, 보안기술 및 저전력 MCU 통합한 WiFi SoC 통합 회로설계 및 검증 - CMOS RF/Mixed-signal SoC 통합 설계, 제작 및 검증 ㅇ 웨이크업 라디오 지원 802.11ah WiFi 기반 IoT PoC 시스템 개발, 구축 및 검증 - IoT PoC 구축용 802.11ah WiFi 단말 모듈, AP 시스템 및 전송제어 프로그램 개발 - 웨이크업 WiFi 기반 IoT PoC 구축(2곳 이상), 검증 및 평가
3. 지원 필요성
ㅇ 정부의 시스템반도체 육성정책에 부합하는 4차 산업혁명을 이끌 IoT WiFi SoC 기술 개발 - (기술성) 저전력 광역 통신기술(LPWA)과 근거리 통신기술(WLAN, WPAN)의 장점을 결합하여 IoT 네트워킹 기술을 발전시키는 신기술 - (시장성) 2027년 약 750조로 예상되는 IoT 시장에서 초저전력 장거리 IoT 네트워크의 통신기술의 기술경쟁력을 확보하여 세계시장 선도 (정책성) 시스템반도체 지원사업과 무선통신 칩셋의 국산화에 적합하며, 정부가 산업 발전을 위해 신규 공급한 광대역 IoT 주파수(2021. 10) 활성화 * 저전력광역통신망(LPWAN)은 LoRa, Sigfox, NB-IoT 등과 근거리통신망은 BLE, ZigBee, Z-Wave, RFID 등으로 외산기술이 핵심칩은 전량 수입에 의존함
4. 지원기간/예산/추진체계
ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월, 4차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.5억원 이내(총 정부출연금 30억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-6			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	인공지능 기반 전고체 배터리 대응 배터리 제어 반도체					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 전기차 운행 정보를 학습하여 주행 시간을 극대화하고 전고체 배터리의 사용이 가능한 배터리 제어 SoC 및 HW/SW 플랫폼 개발 - 제품형태 : 전기자동차 전고체 배터리를 제어할 수 있는 반도체 칩, 이를 장착한 ECU 및 프로토타입 배터리 제어 시스템 - 기술형태 : 차량용 반도체 설계 기술, 차량용 ECU 설계 기술, 인공지능 기반 최적화 기술, 전고체 배터리 제어 기술 ㅇ 산업동향 : 전고체 배터리 시장은 연평균 41%의 성장률을 보일 것으로 예상되며, 배터리 관리 시스템은 Linear Technology, TI, Maxim, Analog Device 등 글로벌 대기업들이 관련 기술을 집중 개발해서 시장 선점을 추진하고 있는 상황임
2. 지원 범위
ㅇ 전기차 운행 정보 학습 인공지능 기술 개발 - 전기차 운행 정보 인공지능 모델링 - 인공지능 기반 주행 시간 극대화 기술 개발 ㅇ 전고체 배터리 대응 기술 개발 - 전고체 배터리 특성 분석 및 파라미터 추출 기술 개발 - 전고체 배터리 수명, 위험성 및 잔량 예측 기술 개발 - 전고체 배터리 보호, 제어, 충방전, 밸런싱 회로 설계 ㅇ 전고체 배터리를 위한 분산형 BMS SoC 및 HW/SW 플랫폼 개발 - 오프라인 학습 모델에 기반하여 배터리를 제어하는 AI 가속기 IP 개발 - 전고체 배터리 제어용 충방전 및 보호 회로 IP 개발 - 전고체 배터리 제어용 AI 가속기 내장 BMS SoC 제작 - 전고체 배터리 제어용 BMS HW/SW 플랫폼 제작
3. 지원 필요성
ㅇ 기존 전기자동차에서 쓰이는 리튬 배터리는 배터리 셀간의 품질 불균일, 배터리 효율 및 수명 하락, 불안전성 등의 문제가 있으며, 향후 차세대 전기자동차는 언급된 리튬 배터리의 단점을 극복하고 에너지 밀도가 높은 전고체 배터리를 적용할 전망 ㅇ 전고체 배터리는 리튬 배터리와 특성이 달라, 리튬 배터리에 적용된 배터리관리시스템을 전고체 배터리에 적용할 수 없는 상황이며, 자율주행 기술의 발달로 인해 배터리 소모 특성이 달라지므로 이를 학습하여 배터리 관리를 최적화하는 기술 개발이 필요 ㅇ 차량용 반도체 개발을 통한 원가 절감 및 기능 다양화가 필요하며, 특히 국내 차량용 반도체 수급난 해결 및 국내 반도체 공급망 자립화를 위해 정부 차원의 적극적인 투자가 필요
4. 지원기간/예산/추진체계
ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월, 4차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.5억원 이내(총 정부출연금 30억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-7			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	Wake-up 송수신 기술을 이용하여 장기 운용 가능한 저지연 초연결 무선 네트워킹 반도체					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - Wake-up 송수신 기술을 지원하여 장기간 운용이 가능한 저지연 초연결 무선 네트워킹 SoC 개발 - 제품형태 : Wake-up 지원을 통해 장기간 운용 가능한 초연결 무선 네트워킹 SoC - 기술형태 : 저전력 Wake-up radio (WUR) 기술, 송수신 RF 트랜시버 설계 기술, 초연결 네트워킹을 위한 다중 홉 기술, 네트워크 자가복구 기술, 동/이기종 간섭 대응 기술 ㅇ 산업동향 : CSR, Qualcomm, TI, Nordic Semiconductor, Microchip Technology, Broadcom 등 글로벌 선도 기업들은 Wake-up 송수신 기술과 간헐적 중요 이벤트를 저지연으로 전달할 수 있는 초연결 네트워킹 SoC 개발에 주력하고 있는 상황임
2. 지원 범위
ㅇ Wake-up radio 기반 무선 네트워킹 SoC 개발 - 동/이기종 간섭에 의한 에너지 낭비가 적은 저전력 wake-up radio (WUR) 기술 개발 - 소모 전류 200uA 이하, 수신감도 -85dBm, wake-up time 100us, 지연시간 50ms 이하 지원 - 에너지 추가 저감을 위한 receiver duty cycling 제어 기술 ㅇ Wake-up 송수신 기술을 이용한 저지연 초연결 네트워킹 기술 개발 - 다양한 운용 환경에서 500개 이상의 기기를 하나의 네트워크로 자가 구축할 수 있는다중 홉(multi-hop) 네트워킹 기술 - 망 연결 손상 시 신속한 네트워크 자가 복구(self-healing) 기술 - 극심한 간섭 환경에서도 안정적으로 네트워킹 기능과 전송 성능을 보장할 수 있는 간섭 대응 기술 - 데이터 전송 지연 최소화 및 충돌 회피 기능을 갖는 Wake-up 송수신 MAC 기술 - 네트워크에 기기 추가 및 네트워크에서 기기 제거가 용이한 네트워크 관리 기술 - WUR 무선 네트워킹 SoC 통합 모듈 개발 및 서비스 실증
3. 지원 필요성
ㅇ IoT 서비스는 상전원이 공급되지 않는 환경에서 수십~수백 개의 IoT 기기들을 배터리로 장기간 운용하면서, 긴급한 데이터 신호의 전송 지연을 최소화할 수 있는 저전력/저지연 네트워킹 기술을 요구 ㅇ 저지연과 저전력을 동시에 달성하기 위해서는 간헐적으로 중요 이벤트가 발생한 경우에 즉시 데이터 송수신이 이루어지게 하는 기술이 필요하며, 이를 실현하기 위해 기존 무선 통신 방법과 초저전력 운용이 가능한 wake-up 송수신 기술의 유기적 통합이 필요 ㅇ 새로운 기술 개발에 따른 위험을 낮추기 위해서는 정부지원을 통해 적합한 기술 개발 주체를 선정하여 시제품을 개발하는 것이 바람직함
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-8			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	차량용 시트 통합 제어 반도체					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 차량 시트에 장착되는 파워시트, 열선히터, 통풍시트, 에어서포트, 햅틱시트 등 다양한 기기를 통합 제어할 수 있는 반도체 - 제품형태 : 차량 시트의 다양한 기기를 제어할 수 있는 통합 반도체 칩, 이를 장착한 ECU 및 프로토타입 시트 - 기술형태 : 차량용 반도체 설계 기술, 차량용 ECU 설계 기술, 차량용 시트 설계 기술, 운전자 편의 시나리오 기술 ㅇ 산업동향 : 시트 제어기용 반도체는 해외 글로벌 업체에서 대부분 공급하고 있어서 국내 개발이 필요함. 외국에서는 고급 차종 위주로 시트 제어기 통합화와 전용 반도체 요구가 일어나고 있음
2. 지원 범위
ㅇ 시트 통합 제어 반도체 및 ECU 개발 - 시트에 장착되는 각종 기기의 제어 사양 결정 - 시트 통합 제어 아키텍쳐 및 인터페이스 결정 - 시트 통합 제어 반도체 개발 및 신뢰성/EMC 만족 - 검증용 ECU, 시뮬레이터 및 소프트웨어 개발 ㅇ 프로토타입 시트 개발 - 개발된 반도체 검증을 위한 프로토타입 시트 제작 - 프로토타입 시트 운용 및 실차 탑재 수준의 성능 검증 ㅇ 스마트 기능 및 자율주행 대응 - 탑승자 안락감을 위한 에어서포트 기능 개발 - 자율주행 대응 시트 무빙 및 회전 기능 개발 - 운전자 편의를 위한 제어 및 운용 시나리오 개발
3. 지원 필요성
ㅇ 사용자 편의성 향상을 위해 시트의 고유 기능 이외에 각종 편의 장치의 확대에 따라 제어기 수량이 증가하고, 케이블 증가, 각 제어기간 연동 오류 등을 줄이기 위해 시트내 제어기 기능을 통합화 할 수 있는 반도체 개발이 필요함 ㅇ 차량용 반도체는 지금까지의 모듈별 제어에서 기능별 제어로 변화하고 있고 고성능 MCU가 탑재된 통합 제어기가 빠르게 확산되고 있어서 통합 시트 제어 반도체 개발이 필요함 ㅇ 차량용 반도체 개발을 통한 원가 절감 및 기능 다양화가 필요하며, 특히 국내 차량용 반도체 수급난 해결 및 국내 반도체 공급망 자립화를 위해 정부 차원의 적극적인 투자가 필요함
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-9			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	결함 검출이 가능한 칩렛 인터페이스 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 6단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 칩렛 기반 반도체에서 패키지 어셈블리 이후 Die간 고속 인터페이스의 정상 동작 유무 및 조립 시 발생하는 결함(저항성 단락, 균열 등) 검출이 가능한 고속 인터페이스 내장형 데이터 송수신기 개발 - 제품형태 : 칩렛 반도체의 패키지 내 Die-to-Die 인터페이스 통신 채널의 결함 감지가 가능한 Die-to-Die 인터페이스의 전송 신호 품질 검출 가능 고속 송수신기 - 기술형태 : 데이터 신호 품질 측정 가능한 On-Die 마진 모니터링 기술, 광대역 Die-to-Die 인터페이스 신호 품질 검출 기술, 32Gbps 수준 고속 인터페이스 기술 ㅇ 산업동향 : 2.5D, 3D 패키지 등 고도화된 IC 패키지 기술에 기반하는 고성능 칩렛 반도체가 각광받는 추세로 다양한 패키지 어셈블리에 호환되는 통신 결함 검출 기술 필요
2. 지원 범위
ㅇ 단일 송신기와 수신기 인터페이스 프로토타입 동작 검증 - 32Gbps 급 고효율 인터페이스 회로 개발 및 검증 (SERDES, 클럭킹 회로, Equalizer 등) - 결함 검출 기능 (예시: On-Die Error Correction, Error Test 로직, Timing Margin 모니터링 등) 구현 및 검증 ㅇ 칩렛 기반 Die-to-Die 송수신 인터페이스 프로토타입 동작 검증 - 기제작한 단일 송수신기를 활용한 Die-to-Die (패키지 포함) 신호 송수신 검증 - 다양한 종류의 고성능 패키지(TSV, 인터포저 등) 설계 후 전송 신호 품질 검출 기능 구현 및 검증
3. 지원 필요성
ㅇ 고성능 반도체에 대한 수요와 패키징 기술 고도화에 따라 칩렛 기반 Multi-Die 형태의 차세대 SoC 기술이 요구되고 있으며, 핵심 기술인 칩렛 기반 고속 인터페이스 솔루션 확보가 시급함 ㅇ 단일 패키지 내 다중 Die의 고밀도 집적을 위해 패키징 기술이 고도화됨과 동시에 결함 발생률 또한 상승함. 따라서, 높은 수율을 보장하는 Die-to-Die 고속 인터페이스의 품질 저하 극복 기술 지원이 필요함
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-10			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	실시간 로봇 환경에서 auto-calibration이 가능한 토크센서 모듈용 SoC 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 온도, 습도, 가속도에 대한 auto-calibration을 실시간으로 수행하는 인공신경망 기반 토크센서용 SoC 개발 - 제품형태 : 실시간 자가 보정 가능한 토크센서 SoC 및 센서모듈 - 기술형태 : 실시간 자가 보정을 위한 인공신경망 알고리즘, 토크 측정 회로 및 인공신경망 가속기 회로, 모듈 설계 및 검증 기술 ㅇ 산업동향 - 센서 SoC칩 성능으로 높은 정확도와 정확한 디커플링을 위해서 딥러닝을 사용한 방법들이 제시되고 있으며, nVIDIA의 GPU기술과 FANUC의 인텔리전트 엣지 링크 드라이브 시스템의 결합하여, FANUC 산업용 로봇에 nVIDIA GPU기반 딥러닝 인공지능을 접목함
2. 지원 범위
ㅇ 토크 측정을 위한 회로 설계 및 인공신경망 알고리즘 기술 개발 - 고토크 분해능 측정을 위한 17-bit이상 ADC 회로 설계 - 단일채널 샘플링속도 5kHz 이상 및 6채널이상의 다채널 실시간 병렬 신호처리회로 설계 - 실시간 로봇 환경 오차 1%이내의 auto-calibration 알고리즘 개발 및 회로 설계 ㅇ 토크센서 모듈용 SoC 기술 개발 - 토크 측정 회로, 인공신경망회로, 구동모듈의 동작환경(온도, 습도, 가속도)센서 신호처리회로를 통합한 토크센서 SoC 개발 - 토크센서 SoC 및 모듈 최적화, 신뢰성 향상 기술 개발 ㅇ SoC 적용 토크센서 성능검증 - 실시간 auto-calibration 알고리즘 테스트 환경 개발 - 개발 SoC를 적용한 토크센서모듈의 성능검증 및 신뢰성 확보
3. 지원 필요성
ㅇ 협업로봇 시장의 급격한 성장에 따라, 외부 환경에 대한 자가보정기능을 내재함으로써 센싱 정확도를 높일 수 있는 토크센서 SoC에 대한 수요가 급증하고 있음 ㅇ 특히, 온도, 습도, 가속도 등 외부 환경 변화에 대한 빠른 대응 및 정확도 성능 향상을 위한 인공신경망 기반 신호처리를 위해 토크센서 전용 SoC 개발이 필요함. ㅇ 로봇용 부품은 선진국 대비 기술격차가 매우 커 핵심기술에 대한 정부 차원의 집중 투자 및 관련 기업의 육성 필요
4. 지원기간/예산/추진체계
ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월, 4차년도 : 12개월) ㅇ 정부출연금 :‘23년 7.5억원 이내(총 정부출연금 30억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호

2023-시스템반도체-NIS-일반-1-11

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 소자 및 시스템

전기전자부품

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반)  □ R&D 자율성트랙(지정)

품목명

신축성 패치 형태의

포도당/크레아티닌 센서 시스템 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 5단계 〜 [종료] 7단계)

8

5

4

1

5

0

1

0

0

0

1. 개념 및 산업동향

ㅇ 글루코스 모니터링을 위한 신축성 패치 플랫폼 및 포도당/크레아티닌 센서 시스템 개발

- 제품형태 : 회로 시스템 및 인체 친화적 신축성 패키징 기술과 신호 분석 알고리즘을 결합한 비칩습적 피부 부착형 연속 혈당 모니터링 시스템

- 기술형태 : 인체 친화적 고신축성 패치 상에 리셉터 기반 산화물 반도체를 이용한 생체 화학 물질 검출 센서 및 센서 발생 신호를 검출하기 위한 전기화학 방식 검출 SoC, SoC 출력 신호를 분석하기 위한 기계학습 알고리즘을 포함한 시스템

2. 지원 범위

ㅇ 다종 생체 화학 물질 검출을 위한 패치형 센서

- 포도당 및 크레아티닌 등 다종 생체 화학물질 검출을 위한 리셉터 부착 기술

- 이를 활용한 산화물 반도체 센서 기술

- 산화물 반도체 잉크 소재 합성 기술

- 전도성 폴리머 기반 고신축성 재료 기술

ㅇ 전기화학 검출 회로 SoC

- Voltammetry/amperometry/Impedance spectroscopy 모드 지원

- 센서 미스매치 및 산포 보정 기능

ㅇ 신축성 패치 상에 집적된 센서 시스템

ㅇ 기계학습 기반 검출 알고리즘 개발

핵심 성능지표		단위	달성목표
1	전기화학 센서 바이어스 DAC 정밀도	bit	> 12
2	전기화학 센서 검출 ADC 정밀도	bit	> 16
3	패치 신축성	%	> 50

3. 지원 필요성

ㅇ 현재의 혈당 모니터링은 채혈 혹은 침습 방식이 주를 이루었지만 이는 주기적으로 혈당을 확인해야하는 환자들에게는 큰 불편함을 초래할 뿐만 아니라 잦은 채혈등으로 피부 문제를 야기하여, 패치 타입의 피부 부착형 연속 혈당 측정 기술 개발 필요

4. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월)

ㅇ 정부출연금 :‘23년 7.4억원 이내(총 정부출연금 22.2억원 이내)

ㅇ 주관기관 : 중소·중견 기업(혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호	2023-시스템반도체-NIS-일반-1-12			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	인휠 모터 구동 SoC 및 무인운반 모빌리티용 인휠모터 실증 기술개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 7단계)						8	5		4	1	5	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 물류 로봇을 비롯한 무인 운반 모빌리티에 적용되는 콤팩트한 인휠 모터 시스템용 통합 SoC 기술 개발 - 제품형태 : 통합형 SoC를 포함한 모터 인버터 일체형 시스템 - 기술형태 : IPM, SPM, AFPM 인휠 적용 모터에 사용 가능한 통합형 SoC 기술, 모터 제어 알고리즘, 각종 보호회로가 통합된 형태의 SoC 기술 ㅇ 산업동향 : 인휠 모터 구동 모듈은 수입에 의존하고 있으며, 모터 통합 구동 SoC는 국내 개발된 바 없음. 비메모리 기술로 해외 유수의 선진국 등에서 국내 공급
2. 지원 범위
ㅇ 인휠 모터 제어 알고리즘 개발 - PRA(Power Relay Assembly)와 PCU(power control unit)를 동시에 연계 가능한 인휠용 고속 프로토콜 설계 - 구동 및 에너지회생 알고리즘 개발 - 모터 제어 최적화를 위한 뉴럴네트워크기반 알고리즘 개발 - 인휠 모터 파라미터 산정 알고리즘 개발 - 모터 모델링을 통한 시뮬레이션 검증 ㅇ 인휠 모터 구동 SoC 개발 - 인휠제어용 레졸버 및 온도센서 readout IP 설계 - 모터제어용 컨트롤러 및 보호회로 IP 개발 - 개발 IP 통합 모터 구동 SoC 개발 ㅇ 구동 SoC 인휠 모터 적용 및 검증 - 무인운반 모빌리티용 개발SoC 실장 인휠모터를 통한 실증기술 개발
3. 지원 필요성
ㅇ 국내 인휠모터 구동용 핵심부품인 SoC는 전량 수입에 의존하고 있음 ㅇ 물류자동화 시스템 및 우주 탐사 등에 인휠모터의 적용 확대 예상됨 ㅇ 향후 초소형 통합 인휠 모터 시스템에 대한 기술 고도화가 이루어진다면 자율주행 차량을 비롯한 국방 및 우주 항공 분야에도 폭넓게 적용될 수 있기에 미래 모빌리티 산업의 구동 부품 경쟁력 확보를 위해서는 국산화가 필요함
4. 지원기간/예산/추진체계
ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월, 4차년도 : 12개월) ㅇ 정부출연금 : ‘23년 7.5억원 이내(총 정부출연금 30억원 이내) ㅇ 주관기관 : 중소·중견 기업 (혁신제품형) ㅇ 기술료 징수여부 : 징수

품목번호

2023-시스템반도체-NIS-일반-1-13

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 소자 및 시스템

전기전자부품

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반)  □ R&D 자율성트랙(지정)

품목명

액체 생검용 초정밀 일회용 분자진단

반도체 센서 SoC

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

5

4

1

5

0

1

0

0

0

1. 개념 및 산업동향

ㅇ 암 조기진단과 모니터링이 가능한 액체 생검용 초정밀 일회용 분자진단 반도체 센서 및 이를 기반으로 한 Digital PCR 리더 시스템 개발

- 제품형태 : 나노리터 이하 반응 용액의 DNA/RNA 증폭 반응을 실시간 측정 가능한 리얼타임 분자 진단 CMOS 센서 및 Digital PCR 리더

- 기술형태 : 2만개 이상의 파티션을 갖춘 센서 패키지 및 카트리지, 온도 센서, 온도 제어 회로, 광학식 형광 검출 회로, 디지털 후처리 회로/알고리즘을 포함하는 SoC 가 결합

2. 지원 범위

ㅇ 센서 카트리지 및 분자 진단 시약 개발

- 나노리터 이하 반응 용액의 DNA/RNA 증폭 반응 측정을 위한 수십 μm 수준의 파티션 어레이를 갖춘 센서 카트리지

- 질병 검출을 위한 분자 진단 시약 개발

ㅇ 실시간 PCR 용 SoC

- 히터 온도 제어부

- 발광 LED 광원 제어부

- 이미지센서 기반 형광 검출부

- 고속 인터페이스 및 영상 후처리 디지털 회로/프로세서가 포함된 SoC

ㅇ 형광 이미지 분석 후처리 알고리즘/하드웨어 및 Digital PCR 모듈 개발

핵심 성능지표		단위	달성목표
1	Digital PCR 파티션	개	> 20000
2	최소 DNA 분석 민감도	%	< 0.01 %
3	온도 제어 범위 및 정밀도	oC	50~90, < 0.5
4	형광 검출 영상 해상도 및 분해능	해상도, bit	>HD급, >10

3. 지원 필요성

ㅇ 신종 코로나바이러스 감염증의 대유행 및 각종 암을 포함한 다양한 질병의 조기 진단을 위하여 혈액, 소변, 침 또는 가래 등에서 타겟 DNA 또는 RNA를 실시간 증폭하여 진단할 수 있는 기술 요구가 급증하고 있으며, 기존 PCR 시스템의 한계로 인하여 조기 진단을 위한 진단 시스템의 정밀도 및 민감도 향상이 필수적

4. 지원기간/예산/추진체계

ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월, 4차년도 12개월)

ㅇ 정부출연금 :  ‘23년 7.5억원 이내(총 정부출연금 30억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

[참고]  차세대지능형반도체기술개발(시스템반도체상용화설계) 실무작업반 명단

번호	실무작업반
	성명	소속	직위
1	이성수	숭실대	교수
2	연규봉	한국자동차연구원	수석
3	이경호	한국전기연구원	박사
4	어윤성	광운대	교수
5	권건태	베라세미콘	상무
6	조영균	아나세닉스	대표
7	이현석	코아시아	전무
8	배준성	강원대	교수
9	양기원	IDEX Biometrics	지사장
10	강호용	ETRI	책임
11	정윤호	항공대	교수
12	이성호	KETI	센터장
13	서민재	가천대	교수
14	추민성	한양대	교수
15	이승원	KETI	선임
16	김의겸	아주대	교수
17	고형호	충남대	교수
18	이상민	경희대	교수
19	김성일	호서대	교수
20	박종범	KETI	책임
21	최경학	노을	기술이사
22	민경원	KETI	팀장
23	최재혁	솔리드뷰	대표
24	민복기	파츠	대표
25	김원종	ETRI	책임
26	김지훈	이화여대	교수
27	황태호	KETI	센터장
28	이윤명	성균관대	교수
29	이병석	단국대	연구교수
30	조중휘	인천대	교수

③

차세대지능형반도체기술개발(반도체제조공정장비)

품목번호

NIS-반도체공정장비-일반-01

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성 트랙

■ R&D 자율성 트랙(일반) □ R&D 자율성 트랙(지정)

품목명

E-beam plasma를 이용한 ALE(Atomic Layer Etching) 장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

4

8

6

2

0

8

1

2

0

1. 개념 및 산업동향

ㅇ 개념

- 추출형 e-beam을 이용하여 Ultra-low electron temperature(ULET, Te < 0.2 eV) 플라즈마 발생. E-beam으로 발생시킨 ULET 플라즈마를 원자층 식각 공정에 적용함으로써 공정 중 손상 없이 정밀한 식각이 가능한 원자층 식각 장비 및 공정 개발

- (제품형태) 추출형 e-beam을 이용한 ULET 플라즈마 발생 장치, 흡착 및 식각 가스에 적합한 reactor, ALE 공정에 적합한 Hardware, software가 결합되어 12“ 웨이퍼 공정이 가능한 원자층 식각 장비

- (기술형태) 추출형 e-beam으로 발생시킨 ULET 플라즈마를 이용한 무손상 원자층 식각 핵심기술

ㅇ 산업동향

- 삼성에서 3 nm급 반도체 양산 성공 등 미세 공정이 더욱 주목받고 있으며, 소자가 미세화됨에 따라 선폭이 더욱 좁아지는 추세임. 따라서 작은 기판 손상에 의해서도 소자의 성능에 큰 영향을 주게 되며, 이는 수율 저하로 이어짐.

- 특히, 최근에는 삼성, TSMC, 인텔 등의 기업에서 2 nm 미세 공정 진입을 위한 기술 개발에 박차를 가하고 있는 만큼, 무손상 식각 기술에 대한 수요는 더욱 증가함.

- (시장규모 및 전망) 2021년 반도체 산업은 크게 성장하며, 판매실적이 전년대비 26% 증가한 5,560억 달러를 기록함. 세계반도체무역통계기구(WSTS)는 2022년에도 전 세계 반도체 판매 실적이 전년대비 8.8% 증가하여 6,000억 달러를 능가할 것으로 전망하였음. 최근 통신, 자동차, 헬스케어, 가전 등 다양한 산업에서 반도체 수요가 급증하고 있어 향후에도 반도체 산업에 대한 전망은 낙관적임. 따라서 반도체 업계는 최근 직면한 과제에 대응하는 혁신적인 방법을 모색하고, 관련 투자를 확대하고 있음. TSMC, 삼성, 인텔 모두 2022년에 자본 지출을 늘릴 계획이라고 발표했으며, 미국 연방정부는 반도체 칩 연구, 설계 및 제조에 520억 달러를 투자하는 내용을 골자로 하는 CHIPS법을 통과시키기 위해 노력중임. 한편 반도체 식각 장비 시장은 반도체 업황 변화의 영향을 크게 받는 산업이며, 전방산업인 반도체 제조 산업에 대한 의존도가 높음. 또한 고도화된 기술로 인해 진입 장벽이 높은 지식 기반의 고부가가치 산업으로, 연구개발에 대한 지속적 투자가 필요한 자본,기술 집약적 산업임. 미국의 정보 기술 연구 및 자문 회사인 Gartner에 따르면, 국내 식각 장비 시장은 2017년 3조 9,818억 원에서 연 평균 19.53% 하락하여 2019년 2조 5,787억 원의 규모를 형성하였음. 하지만, 반도체 업황의 반등으로 연 평균 13.63% 성장하여 2024년에는 4조 8,853억 원 규모를 형성할 것으로 예상됨. 세계 식각 장비 시장의 경우 2017년부터 2019년까지 거의 성장하지 못하였으나, 2019년 이후 108억 달러 규모에서 연 평균 7.04% 성장하여 2024년에는 152억 달러 규모를 형성할 것으로 전망됨.

- (국내외 경쟁자) 미국의 Lam research사, Applied materials사 등에서 삼성전자, SK하이닉스, 인텔, TSMC 등의 제조사를 위한 식각 기술 개발 프로그램을 개별적으로 운영하고 있으며, 소자에 따라 각각 다른 방식의 식각 기술로 대응하고 있음. 국내에서는 세메스와 APTC에서 식각 장비 개발 및 양산에 성공하였음.

2. 지원 범위

ㅇ 기술개발내용

- 추출형 e-beam을 이용한 ULET 플라즈마 발생

․ 플라즈마를 발생시킨 후, 전자를 추출 및 가속시키는 형태의 추출형 e-beam을 이용하여 ULET 플라즈마 발생

․ 그리드에 생긴 쉬스 전위를 통과한 전자들은 그리드 전압에 의해 가속 받으며    e-beam 형성

․ 그리드 전압으로 e-beam의 에너지 제어 가능

․ 높은 압력에서 추출형 e-beam을 발생시킬 경우, e-beam은 중성종과 충돌하여 이온화를 발생시키며 에너지를 잃게 됨

․ 이온화로 발생한 전자는 에너지가 낮아 이를 이용하여 e-beam을 통한 Ultra-low electron temperature(ULET, Te < 0.2 eV) 플라즈마 발생

․ E-beam의 에너지를 제어함으로써, selective dissociation을 통해 target 라디칼 생성을 제어할 수 있음

․ E-beam의 에너지 제어를 통해 최적화 된 ULET 플라즈마 발생 조건 및 selective dissociation을 위한 조건 확보

․ 또한, 추출형 e-beam을 이용한 ULET 플라즈마의 경우 대면적화가 용이하여, 12인치 웨이퍼 공정에도 적용이 가능함

- ULET 플라즈마를 이용한 ALE process

․ 플라즈마 내의 이온은 쉬스 전압만큼 가속되어 기판을 포격하며, 쉬스 전압은 전자 온도에 비례함

․ 즉, 전자 온도가 매우 낮은 ULET 플라즈마는 쉬스 전압이 거의 없기 때문에 ALE의 탈착 단계에 적용 시, 바이어스 인가 전압을 통해 정확히 활성화 에너지만큼의 이온 가속이 가능함. 따라서 monoenergetic한 에너지를 갖는 이온을 이용하여 damage 없이 탈착이 가능함

․ 또한, 추출형 e-beam 소스를 SiO2 Atomic Layer Etching(ALE)의 흡착 단계에 적용할 경우, CF 계열 가스의 selective dissociation을 통해 FC film 형성에 관여하는 주된 라디칼인 CF2의 생성을 제어할 수 있음.

․ 즉, 대상 라디칼만 선택적으로 생성하여 SiO2 표면에 형성되는 FC film을 제어함으로써 공정 최적화를 손쉽게 달성 가능함.

- 원자층 식각 공정(ALE)을 위한 장비 구성 및 process window 확보

․ ALE 공정을 위한 챔버는 플라즈마 발생을 위한 source와 전력원, matcher, 기판, 진공 펌프 등으로 구성됨.

․ 챔버 내부는 추출형 e-beam을 이용하여 ULET 플라즈마를 발생시키기 위해, 1~3개의 그리드를 이용해 2개 혹은 3개의 영역으로 구분됨.

․ ALE 공정은 흡착-퍼지-탈착-퍼지의 4단계로 진행됨.

․ 흡착 단계에서는 e-beam의 에너지를 제어하여 selective dissociation을 통해 원하는 라디칼을 선택적으로 생성 및 흡착시킴. 이 때 이온 포격에 의한 식각은 발생되지 않으며, self-limited reaction이 일어나는 조건을 기준으로 ALE process window를 확보함.

․ 탈착 단계에서는 탈착 가스로 플라즈마를 발생시키고, e-beam을 추출하여 ULET 플라즈마를 발생시킴. 기판에 전압을 인가하여, ULET 플라즈마 내의 이온을 식각에 필요한 에너지만큼만 정확하게 가속시켜 식각을 진행함. 이 때 흡착없이 탈착만으로는 스퍼터링에 의한 식각이 진행되지 않고, cyclic process 진행 시 modificated surface만 선택적으로 제거 가능한 조건을 기준으로 ALE process window를 확보함.

․ 흡착 및 탈착 단계 후에 진행되는 퍼지 단계는 기존 단계 진행 후 남아있는 잔류 기체 또는 부산물(byproduct) 등을 제거하는 단계임. 다음 단계에 영향을 주지 않는 가장 짧은 시간을 기준으로 ALE process window를 확보함.

․ 확보한 ALE process window를 기반으로, 추출형 e-beam로 발생시킨 ULET 플라즈마를 적용한 cyclic process를 통해 SiO2의 ALE 진행 및 특성 평가

․ 12“ 웨이퍼에서 공정 가능한 균일한 플라즈마 밀도 확보 및 공정 균일도 확보

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	E-beam energy range	eV	5 ~ 30
2	Etch per cycle(EPC)	Å / cycle	≧ 10 Å / cycle
3	Electron temperature	eV	≦ 0.2 eV
4	Etch selectivity(SiO2/SiNx)	-	≧ 10

3. 지원 필요성

ㅇ 기술적 필요성

- 플라즈마 내의 이온은 쉬스 전압에 의해 가속되어 높은 에너지로 기판에 입사하게 됨.

- 이러한 높은 이온 포격 에너지는 공정 중 반응성 라디칼의 흡착을 방해하며, 격자 결함, 이탈, ion implantation 등의 기판 손상을 유발하게 됨.

- 이온 포격으로 발생하는 기판 손상에 의해 패터닝이 무너지거나 반도체 소자의 전기적 특성이 저하되는 등 공정 수율과 신뢰성에 치명적인 영향이 발생함

- 특히 원자 단위의 공정 정밀도가 필요한 최근 공정에서는 공정 중 손상을 제거하여 소자의 신뢰성 및 수율을 향상시킬 수 있는 미세 공정 기술이 필수적임.

ㅇ 시장적 필요성

- 반도체 소자의 물리적인 축소가 한계에 도달하여, 이에 따른 공정 기술 난이도가 점점 높아짐

- 높은 난이도의 공정 진행을 위해 미국의 Lam, AMAT 등의 기업에서 손상없이 정밀한 공정이 가능한 식각 장비 개발을 진행중이며, 현재 식각 장비 시장의 대부분을 점유하고 있음.

- 무손상 원자층 식각 원천 기술 확보를 통해 해외 기업들이 점유하고 있는 식각 장비 시장에서 기술적 우위를 선점하여 국가 경쟁력을 확보할 수 있음.

ㅇ 정책적 필요성

- 세계적 경쟁력을 확보하고 있는 국내 반도체 산업의 기술 주도 및 시장 점유율을 지속적으로 유지하기 위해, 기술 경쟁력을 선도할 수 있는 기술 개발이 필수적임.

- 또한 본 제안 기술을 활용한 공정 장비를 구축하여 사업화할 경우 반도체 공정 장비 및 부품에 대한 인력 수요 증가로 인해 고용 창출 효과가 기대됨.

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 :  9개월)

ㅇ 정부출연금 :‘23년  13 억원 이내(총 정부출연금 52억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-02

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

반도체 구조 결함 개선용 중수소 고압 Annealing 장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

4

8

6

2

0

2

3

1

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 소자 미세화가 진행됨에 따라, MOSFET 절연체 SiO2두께 감소는 누설전류의 문제를 발생시킴. 이로 인하여, Si위에 High-k 절연체를 도입하였지만, 소자 계면의 Interface Defect등의 문제로 인하여, 트랜지스터의 성능 감소 (Vth, On-Current, Surface carrier mobility등)가 발생하였음. 이를 위하여 기존의 4% 수준의 수소혼합 열처리를 진행하였으나, 열처리 온도와 수소농도 부족등으로 효율성이 떨어짐. 이를 개선하기 위하여 고압 수소 열처리 기술이 개발되었으나, 소자내 수소결합 안정성을 높이는 중수소 농도제어와 온도/압력제어가 가능한 고압 중수소 어닐링 장비 기술 개발이 필요.

- 종래의 반도체 Vertical Furnace는 상압, 감압의 공정 수행이 가능하나 20기압 이상의 고압/고온 대응을 하기 위한 특수 방폭 Reactor 설계 기술과 원천 특허 확보가 요구됨

- 고생산성을 위한 양산형 장비 개발 및 수요 기업 평가

․ 양산형 시스템 설계 및 제작

․ 수요기업과의 협업을 통한 고생산성 양산형 장비로서의 적합성/정합성 평가

ㅇ 산업동향

- 국내 H社가 고압어닐 장비 시장을 독점 공급하고 있으며, 현재는 연간 1500억 시장 규모이나 반도체 선폭의 미세화등으로 인하여 추가적인 수요 증가가 예상되고 있어, 반도체 소자업체의 고생산성에 대응될 수 있는 순수 국산화 고압 중수소 어닐링 Furnace 개발이 필수로 요구됨.

2. 지원 범위

ㅇ 반도체 Interface Defect 개선을 위한 중수소 Annealing Furnace 상용화 기술 개발

- 30기압 이상의 고압 및 900℃ 이상의 고온 수소 Annealing 공정 대응 Reactor 개발

- 고생산성 대응을 위한 고속 승온 및 고속 쿨링 대응 히터 개발

- 고생산성 대응을 위한 고속 웨이퍼 반송 로봇 개발

- 웨이퍼 Back Side Defect 방지를 위한 초 저진동 Elevation 모듈 개발

- 방폭을 위한 30ppm이하의 N2 Loadlock 모듈 개발

- 반도체 OHT 대응을 위한 Loadport 모듈 개발

- 양산 대응을 위한 반도체용 FOUP 적재 및 반송 모듈 개발

- 초정밀 온도 제어 및 압력 제어를 위한 전용 제어기 모듈 개발

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	최대 공정 압력	bar	≥ 30
2	최대 공정 온도	도	≥ 900
3	Throughput	wafers/hour	≥ 20

3. 지원 필요성

ㅇ 기술적 필요성

- 고압 어닐링의 핵심 모듈인 리액터는 이중벽 챔버 구조를 가지고 있으며, 내부챔버와 외부챔버의 안정성을 유지하면서 고압 가스의 이송장치 및 배기 가스 배출시스템등이 복합적으로 제어되어야 하는 높은 기술임. 현재는 핵심 모듈/부품은 미국 수입에 의존하고 있으며, 고압 어닐링 장비의 핵심 모듈/부품을 국산화 필요가 높음.

- 메모리 및 비메모리 분야의 고집적화가 진행되면서, 수소에서 중수소 활용 기술로 이동되어질 것으로 예상되며, 이를 활용한 고압 중수소 어닐링 기술의 부품/모듈에 대한 핵심 기술 국산화 필요성이 높음.

ㅇ 시장적 필요성

- 주요 반도체 소자 제조업체인 삼성전자, SK하이닉스는 국내 H社가 독점공급하고 있는 상황이며, 국내외의 다양한 소자업체의 제품군과 요구사양이 증가할 것으로 보여 선제적인 장비 기술 확보를 통한 생산성 절감 및 장비가격 경쟁력등의 새로운 시장 요구가 높아질 것으로 예상됨. 이에 선제적인 대응을 통한   High Througput 가능한 원천 기술 기반의 고압 중수소 열처리 장비 개발이 시장에서 필요함

ㅇ 정책적 필요성

- 미중 반도체 전쟁은 소재분야의 국산화 요구를 가속화 시킨것과 같이, 핵심 반도체 장비에 대한 국내 중소기업의 선도적인 경쟁력 확보는 향후 반도체 장비 시장에서 높은 자생력과 시장 지배력을 높힐 수 있으므로, 시급히 지원이 필요하다고 판단됨.

- 반도체 소자 미세화 수준과 속도가 예측하기 어려울 정도로 빠르게 진행되고 있으며, 현재 시장의 규모가 작지만 높은 성장률이 예상되는 부품/모듈에 적극적인 연구개발 투자는 높은 정책적 효과를 가져줄 것으로 판단되므로 지원이 필요함.

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 : 9 개월)

ㅇ 정부출연금 :‘23년 13억원 이내(총 정부출연금  52억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-03

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

1x nm급의 반도체 제조공정 기반 영상출력장치 구동용 Driver IC 시스템 반도체 테스트 장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

9

0

3

0

8

2

0

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 1x nm급 차세대 영상출력장치의 Cell Array를 구동하는 Drive IC 시스템 반도체를 테스트 하기 위한 장비 개발을 통해 일본 독점의 산업 구조 회피와 해외 선진사와의 동등한 수준의 기술 경쟁력을 확보

- Cell Array의 Analog 기능을 테스트 하기 위한 핵심 Test 요소기술 개발 ( LCD, MPS, Vector Memory)을 통한 테스트 장비 개발 및 내재화(수입대체 및 수출) 실현

- Analog 신호를 고속 Digital 신호 변환 기술과 해석 기술을 겸비한 테스트 장비 개발이 요구되어 고속 Digitizer 기능을 포함한 복합형(Digital + Analog) 테스트 기술을 개발

- (제품형태) Driver IC 시스템 반도체에 칩을 구동하는 전기신호를 인가하고, Pass/Fail을 판별하는 테스트 장비 일체

* 요소기술개발, Pilot 설비개발, 양산형 설비개발 및 수요기업 평가

- (기술형태) Driver IC 시스템 반도체 Test 기술은 아래와 같이 Hardware, Mechanism, Software의 기술로 분류될 수 있음

* (Analog 회로설계) Driver IC 시스템 반도체 테스터 장비를 구성하는 LCD, MPS, Vector Memory Board의 회로설계를 통해 피 측정 반도체의 불량 유무를 하드웨어의 전기적 특성으로 판별하는 기술

* (Simulation) 고속 신호 설계 및 최적의 modelling을 통한 신호 SI/PI 분석 Simulation 기술

* (디지털 로직 회로설계 및 Simulation) Test Board를 구동하는 디지털 논리 회로 설계와 최대/최적의 조건을 구현하는 Simulation 기술

* (기구 설계 및 Simulation) System의 안정적인 동작을 지원하는 Test Board의 휨방지/열배출을 고려한 Test System 본체 설계 Simulation 기술

* (Test System Software) System을 구동하는 System Software와 반도체 IC의 Test를 하기 위한 Test Program 작성과 Compile, Debug를 지원하는 Software 개발 기술

ㅇ 산업동향

- 한국은 삼성전자, LX세미콘이 글로벌 점유율 26%, 11.4%를 기록 하고 있으나, 대만의 Novatek, Himax, Raydium이 약 38%차지하며, 중국에서는 본 시장에 진입하기 위해 정부차원의 지원을 받고 있는 상황임

- Driver IC 시스템 반도체 성능이 최종 제품 사양에 큰 영향을 미치기 때문에 세계적으로 Driver IC 시스템 반도체에 대한 기술 선점 경쟁은 더욱 가속화 될 것으로 예상됨 (예:중국의 Magnachip 인수 노력 등)

- Driver IC 시스템 반도체를 테스트 하는 장비는 일본의 Advantest社가 100%독점, 한국과, 대만, 중국등에 독점 납품하고 있고, 이로 인한 Driver IC 시스템 반도체 자체에 대한 기술 격차 (삼성전자, LX세미콘, 매그나칩 반도체등)가 점점 좁혀지고 있음

- (시장규모 및 전망) 비메모리 반도체로 분류되는 Driver IC 시스템 반도체는 2022년 약 $3,310M에서 2027년 약 $4,710M 으로 CAGR 7.3% 로 빠르게 성장할 것으로 전망되는 산업임 (출처 : RESEARCH AND MARKETS 2022)

* Driver IC 시스템 반도체 Test 장비 시장은‘20년 기준 1.4조원의 세계시장과 1,700억원 이상의 국내 시장을 가지고 있고, 연간 CAGR 5%성장을 하는 중요한 산업임

- (국내외 경쟁자)

* (국내) Driver IC 시스템 반도체 설계 기술이 국가 핵심 기술로 선정(‘21년) 되어 있으나, 테스트 공정에 대해서는 전량 외산 설비의 수입에 의존 중임

* Driver IC 시스템 반도체는 아날로그(Digitizer)신호를 고속의 Digital 신호로 바꾸어 측정하는 고도화된 기술의 부재로 자립화가 어려운 품목이었음

* (해외) 해외 경쟁사는 영상 출력 장치용 Driver IC 시스템 반도체 테스트 장비의 주요 부품 대부분을 ASIC化를 통해 자체 제작하여 가격 경쟁력과 극한의 성능으로 시장을 선도 하고 있음

* 특히, 일본의 Advantest社가 Driver IC 시스템 반도체 테스트 장비 시장에서 국내외 시장 독점, 한국과 아시아권을 주요 목표 시장으로 확대中

* 2015년부터 현재까지 중국 정부의 적극적인 지원에 따른 중국 시스템 반도체 기업의 기술 추격으로 국내 업체의 기술과 가격 경쟁력 모두가 위협받고 있음

2. 지원 범위

ㅇ 기술 개발 내용

- Driver IC 시스템 반도체용 테스트 장비에 대해 외산 설비 사양 이상 수준의 Test Module 개발을 기반으로 시스템화 및 효율성 개발

- Digital Test Module 개발

ㆍ 250MHz이상의 Vector Generator, Rate Generator 구동 컨셉의 Digital Test Module개발

ㆍ Analog 신호 해석이 가능한 3,500 이상 채널의 Test Module 개별 컨트롤과 전체 시스템 동기화 통한 Signal Align 기술 개발

- Analog Test Module 개발

ㆍ 3,500채널 이상의 다양한 Analog 채널 Test 정확도를 극대화하기 위한 Analog Waveform Digitizer 기술 개발

ㆍ 20V 전압 Range의 Analog Signal을 500ksps 속도로 고속 Digital 변환하며, 0~20V 전압 Range에서 1%이하의 고해상도 Accuracy를 지원하는 Test Module 개발

- 전원측정 Module인 Voltage Source 개발

ㆍ 1%이내의 정밀도를 가진 32V이상의 MPS(Main Power Source) 및 20V, 30mA이상의 RVS(Reference Voltage Source) 개발

- Test System개발 : 고속 Test Frequency와 병렬 테스트를 위한 확장성을 고려한 테스트 장비 플랫폼 개발

ㆍ 병렬 테스트 확장과 테스트 비용절감을 위한 채널 분기 기술 개발

ㆍ 높은 정확도를 가진 Calibration 기반 테스트 기술 개발

ㆍ 테스트 전송 신호의 Loss를 최적화하는 인터커넥션 기술 개발

ㆍ 고속 신호 설계 및 신호 SI/PI(Signal Integrity / Power Integrity) 분석 Simulation 기법 적용

ㅇ 핵심목표성능

핵심 성능지표			단위	달성목표
1	Test Vector Memory		Mega word	> 256
2	Rate Generator		MHz	> 250
3	AWD	Sampling Speed	ksps	> 500
		전압 Range	V	20 (Accuracy 1%)
4	Device 소비 전류측정 (IDD)		A	100회 반복 시 측정범위 ±1%이내

3. 지원 필요성

ㅇ 기술적 필요성

- 국내에는 영상출력장치용 Driver IC 시스템 반도체를 설계 및 제작하는 회사가 다수 존재하고 있으나, 제작된 Driver IC를 테스트 하기 위해서는 디지털 적인 요소외 Analog 신호를 고속의 디지털化 하는 AWD(Digitizer)를 겸비한 SoC 테스트 기술이 필수적이지만 아직까지 이 부분에 대한 국내 기술이 부족하여 전량 외산 장비에 의존 중임

- 기존 외산 설비 독점 시장에 대응하기 위해서는 높은 양산성과 테스트 비용 절감을 위해 3,500 채널 이상의 Test Pin을 테스트 할 수 있어야 하며, 디지털적인 요소 이외에 Analog Test 기술을 겸비한 집적화된 회로 설계 기술이 수반되어야 함

- 영상출력장치가 고용량, 高화소化 되어 불량 Cell을 판별하는 Test Time이 증가하여 이를 줄이기 위해 고속 Test Frequency를 지원하는 Wafer 테스트 장비와 COG(Chip on Glass), COF(Chip on Flim) 타입의 Package 및 Wafer Level 테스트 장비가 동시에 개발이 필요함

- 또한, 3Gbps 이상의 Test Frequency를 지원하기 위해서는 반도체 테스트 장비를 개발할 수 있는 SoC 아키텍쳐 기반의 플랫폼 기술이 필요하여 고속 신호 전송(3Gbps) 기술과 해석 기술 보유가 필요함

ㅇ 시장적 필요성

- 국내 Driver IC 시스템 반도체를 설계 제조하는 기업은 삼성전자, LX세미콘, 매그나칩 반도체가 있으며, Test House는 스테코, 네패스, ALT 세미콘에서 진행을 하는 산업 구조로 되어 있으며, 테스트 장비는 일본의 Advantest社의 장비로 100% 수입에 의존중 임

- Driver IC 시스템 반도체 Test 장비의 한국 시장은 약1,700억원 이상으로 연간 CAGR 5%성장을 하는 중요한 산업임

- 현재 일본의 Advantest社가 100% 시장을 석권하고 있으며, 미국의 Test 장비 업체(Teradyne, Cohu등)가 이러한 시장 진출을 위해 다양한 솔루션을 개발하고 있고, 글로벌 약 1조원 시장의 Driver IC 시스템 반도체 테스트 공정장비의 기술과 시장 선점이 매우 중요한 시점으로 다가오고 있음

ㅇ 정책적 필요성

- Driver IC 시스템 반도체 설계 기술이 국가 핵심 기술로 선정(21년)되어 있으며, 국가 반도체 산업의 핵심기술 중 하나인 반도체 소자 평가 설비에 대해 외산 설비를 대체할 국산화(자립화)기술이 절실한 시점임. 일본의 Advantest社(‘21년 매출 약 3.8조원)의 회사가 독점 中

- 특히나, 비메모리 반도체 테스트 장비 분야는 미국의 Teradyne社과 일본의 Advantest社로 양분화 되어 있으나, 영상 출력 장치용 Driver IC 테스트 장비는 일본이 세계 시장을 석권하고 있음

- 차세대 영상 출력장치의 글로벌 시장점유율 확대를 위한 핵심 설계/평가 기술력은 국내 수요 업체와의 유기적, 상생협력 관계가 해외 경쟁사 대비 부족한 현실임

- 2015년부터 현재까지 중국 정부의 적극적인 지원에 따른 중국 시스템 반도체 기업의 기술 추격으로 국내 업체의 기술과 가격 경쟁력 모두가 위협받고 있음.

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 : 9 개월)

ㅇ 정부출연금 :‘22년 13 억원 이내(총 정부출연금 52 억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-04

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

Cu-CMP공정 금속두께 측정용 인라인 X-ray 장비기술개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 6단계)

9

0

2

2

1

9

2

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 선폭의 미세화에 따라 금속배선 공정은 전해도금(Electroplating) 방식으로 채우는 구리 다마신(Damascene) 공정과 CMP(Chemical Mechanical Polishing) 연마를 사용하고 있음. 또한 유전막으로 구리의 확산을 막기위한 탄탈륨 계열의 베리어 금속을 형성하고 있음.

- 현재 Cu 배선의 두께를 측정하기 위해서 4PP (four-point probe), 광학 간섭계 및 에디 커런트 측정 방식이 있으나, 모두 간접적인 방식으로 CMP 공정진행 중 남아있는 구리배선의 정확한 측정에는 한계가 있음. 가장 많이 사용되는 4PP 방식의 경우, 시트저항을 측정하여 상대적인 두께를 환산하는 방식이나 배리어 메탈의 영향이 크고, 정확도가 낮은 수준이며, FIB-SEM으로 측정된 두께로 보정해야 하는 문제점이 있음.

- 고집적/다층레이어 반도체 구조변화에 따라 저유전막의 손상없이, 웨이퍼 전체를 평탄화시키는 Metal(Cu,W)-CMP 공정의 중요성이 증대되고 있으며, Metal(Cu,W) 배선의 불순물이나 금속 박막의 두께를 인라인으로 모니터링할 수 있는 측정장비가 요구되고 있음.

ㅇ 산업동향

- 반도체 금속공정의 라인/홀 패턴의 두께를 인라인 모니터링 할 수 있는 장비는 현재 전무한 실정임. 미국의 F社와 국내의 ㈜아이에스피에서는 엑스선 형광분석기(XRF)를 이용하여 반도체 패키지 도금측정장비를 개발하였으나, 나노스케일의 반도체 Metal(Cu,W)-CMP 두께 측정용으로는 성능이 부족함.

- 독일의 B사, 미국의 T사 및 일본의 R사에서는 인라인용으로 전반사 엑스선형광 분석기를 상용화하고 있으나, 응용분야가 반도체 금속오염물을 분석에 한정되어, Cu-CMP 두께 측정에 적용하기에 어려움이 있음.

- 또한 엑스선 반사법(X-ray reflectivity)을 이용한 100nm이하의 금속 두께를 측정할수 있는 기술이 개발되고 있으나, 라인/패턴홀이 적용된 반도체 공정의 두께 측정은 어려운 실정임.

2. 지원 범위

ㅇ 기술개발내용

- 엑스선 형광분석법을 이용한 인라인 XRF 장비기술개발

ㆍ 12인치 웨이퍼 비파괴 두께분석용 챔버 및 검사시스템 개발

ㆍ Capillary Optics를 이용한 10um이하 엑스선 조사 시스템 개발

ㆍ 10um 이하 분해능을 보유한 광학계 Geometry 및 필터 최적화 기술개발

ㆍ 엑스선 발생장치 제어 및 검출기 제어보드 개발

ㆍ 다중 검출기 MCA(Multichannel Analyzer) 개발

ㆍ 오차율 1% 미만의 두께측정 분석 소프트웨어 개발

ㆍ 고배율 광학 카메라 시스템 구축 개발

ㆍ 초정밀 스테이지 시스템 구축 개발

ㆍ 비젼 오토 포커싱 기술 개발

ㆍ 방사선 누설방지를 위한 차폐기술 개발

-  Metal(Cu,W)-CMP공정 진단 및 두께 예측 플랫폼 구축

ㆍ Metal(Cu,W)-CMP 슬러리 온라인 진단 플랫폼 구축

ㆍ Metal(Cu,W)-CMP공정 빅데이터 수집 플랫폼 구축

ㆍ Metal(Cu,W)-CMP공정 빅데이터 및 deep learning AI 기반 금속 두께 예측 기술 개발

-  Metal(Cu,W)-CMP 라인/패턴홀 모사시료 제작 및 요소 분석기술개발

ㆍ 두께 소급성을 지닌 Metal(Cu,W)-CMP 모사시료 설계

ㆍ 고균일도 Metal(Cu,W)-CMP 라인/패턴홀 웨이퍼 제작

ㆍ 상호보정법에 의한 두께 측정기술개발

ㆍ Metal(Cu,W)-CMP 구조분석 및 XRF 연계 선행분석기술개발

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	두께 오차율	CV%	≦ 1 (300mm 웨이퍼 기준)
2	최소 패턴 선폭	nm	≦ 50
3	검출 한계	nm	≦ 5
4	위치 정밀도	um	≦ ±2

3. 지원 필요성

ㅇ (기술적 필요성)

- Metal(Cu,W)-CMP 인라인 두께측정 검사는 반도체 인라인 모니터링에 필수적인 기술로써 세계 최초로 인라인 XRF 금속두께 계측장비의 원천기술을 확보할 수 있음.

- 반도체의 Scale down으로 Cu Interconnect Metrology 기술의 중요성이 부각되고 있으며, Metal(Cu,W)-CMP 인라인 두께분석 기술개발을 통해 반도체 소자의 신뢰성을 향상시키고, 혁신적인 수율향상이 기대됨.

ㅇ (정책적 필요성)

- 반도체 측정/검사장비는 국산화 뿐만아니라, 반도체 계측시장 분야 국가경쟁력 확보를 위해서는 지속적인 정부의 지원이 필요함.

- 구리,텅스텐 금속뿐만 아니라 반도체에 적용되는 다양한 금속박막의 두께 측정에 활용될 수 있을 뿐만 아니라, 반도체 공정에서 요구되는 불순물 성분분석분야에 활용이 가능하여 반도체 계측장비 시장으로의 파급효과는 크다고 판단됨.

ㅇ (시장적 필요성)

- 4차 산업혁명의 영향으로 미세화, 고 적층화된 반도체를 제조할 수 있는 새로운 장비수요가 지속적으로 증가할 것으로 예상되며, 반도체 장비의 중요성이 점차 커지고 선진국 중심의 반도체 패권경쟁과 글로벌 공급망이 재편되고 있음.

- 전 세계 반도체 검사 장비 시장의 가치는 2020년 6억 8,270만 달러로 2026 년 말에는 7억 6,610만 달러 규모, 2020-2026년에는 2.1% CGAR 성장할 것으로 예상됨 (The Research Insights, Global Semiconductor Inspection Equipment Market Research Report 2020).

- 반도체 산업에서 메모리 분야는 국내 기업들의 역량이 세계 최강 수준으로 S사와 H사 중심으로 NAND FLASH, DRAM 메모리 반도체 분야에서 요구되는 라인/홀 두께를 인라인 모니터링 할 수 있는 장비개발이 성공적으로 이뤄진다면 국내 반도체장비 산업의 강건한 생태계 구축이 가능할 것임.

4. 지원기간/예산/추진체계

ㅇ 기간 : 45개월 이내 (1차년도 개발기간 : 9개월)

ㅇ 정부출연금 :‘23년 13억원 이내(총 정부출연금 52억원 이내)

ㅇ 주관기관 : 중소·중견 기업(혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-05

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

반도체 공정 가스 실시간 연속 모니터링 장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

9

0

2

7

5

0

9

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 공정 최적 운영을 위해 반도체 확산, 증착, 세척 등 공정에서 사용되거나 공정 반응 과정에서 발생하는 Acid/Alkali 가스에 대한 TDLAS* 기반 비접촉식 실시간 In-situ형 모니터링 장비 개발

·공정 활용, 생성되는 가스 3종(HF, HCl, NH3)에 대한 TDLAS 기반 실시간 정밀 측정 기술

·현장 난측환경 내 In-situ 측정 및 상시 모니터링 시스템 기술

·방폭, 자동운영 등 장비 상용화 기술

* 파장가변형 다이오드 레이저 흡수분광법 (Tunable Diode Laser Absorption Spectroscopy)

- (제품형태) Acid/Alkali 가스 3종(HF, HCl, NH3)에 대해 정량적 농도값을 상시 측정하는 장비 및 모니터링 시스템

·공정 가스 측정 장비, 장비 제어 및 분석 S/W, 현장 내 측정값 상시 송출 장치를 포함하는 모니터링 시스템 H/W

- (기술형태) 현장 적용성을 고려하여 저출력 다이오드 레이저를 이용하는 가스 광흡수 분광법 기반 고반응성 난측가스 실시간 정밀 측정 기술

·공정 및 후단 유동에 영향을 주지 않는 비접촉식 가스 농도 측정

·고수분, 고분진, 혼합가스 환경에서 대상 가스 3종에 대한 선별적 실시간 정밀 농도 측정

·현장 내 상시 모니터링이 가능한 In-situ/Non-sampling* 타입 측정 장비

* 포집 프로브를 통해 측정장비로 가스를 샘플링하여 측정하거나, 포집백에 샘플링가스 주입 후 이동하여 분석하는 방법이 아닌, 측정가스의 샘플링 과정이 없는 방식

ㅇ 산업동향

- 측정 장비 산업은 제품 검사 및 분석 등 사후 진단 품목의 개념에서 공정 운영의 기준데이터를 제공하는 제어 연계 상시 모니터링 품목 형태로 전환 중

- 광학기반 측정장비 산업은 빠른 응답성과 높은 정밀도를 바탕으로 확대되고 있으며, 가스측정 분야는 TDLAS, DOAS 등 실시간, 현장적용형 기술군 제품들의 점유율 향상

- (시장규모 및 전망)

레이저 흡수 분광법 기반 측정 장비 제품군의 시장 규모는 2020년 약 4억 달러(USD 400 million in 2020)며 연평균 성장률은 7.3%로 2025년 5억 6900만 달러(USD 569 million by 2025)로 성장할 것으로 예상되며, 유럽과 미국을 중심으로 높은 시장 규모를 보이고 있어 향후 아시아의 시장 잠재력이 높을 것으로 예상

- (국내외 경쟁자) 국외 주요 측정장비 개발사는 Zolo technologies(미국), Yokogawa (일본), Neo monitors(노르웨이), Sick AG(독일) 등이며 각각 발전, 철강, 석유화학 등 분야에서 보급을 확대하고 있으나 최근 국내 반도체·디스플레이 산업에도 시범 적용을 시도 중, 국내에는 전량 해외장비의 수입 유통만 진행

2. 지원 범위

ㅇ 기술개발내용

- TDLAS 기반 반도체 공정 활용, 생성 Acid/Alkali 가스 3종(HF, HCl, NH3) 비접촉식 실시간 In-situ형 모니터링 장비 개발

·측정대상 공정가스의 광흡수 신호 선별적 추출 및 농도 분석 기술 개발

·고수분, 고분진 환경변동 조건 대응 측정 정밀도, 신호 분해능 향상을 위한 노이즈 제거 및 광학계 구성 최적화

·측정 기술 부품 모듈화 패키징 구성 및 측정 장비화

·현장 운용 조건을 고려한 자동 정열, 방폭, 운영 프로세스 확보 등 상용화 개발

·현장 실증을 통한 측정 장비 성능 검증 및 트랙 레코드 확보

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	가스 측정 정밀도(선형성)1)	%	≥ 98 (@25℃) ≥ 93 (@600℃)
2	가스 측정 속도2)	sec	≤ 1
3	측정 장비 연속 가동 성능3)	hr	≥ 12

1) 적용 현장 환경을 고려한 최대/최소 농도 조건 포함, 5가지 이상 농도 조건에서의 선형성 제시

2) 기준 온도 및 압력: 25℃, 0.1Mpa abs.

3) 적용 현장 환경의 최대/최소 농도, 온도 조건 포함, 포화수분 조건 1시간 이상 연속시험 포함

3. 지원 필요성

ㅇ 기술적 필요성

- 고수분, 고분진의 반도체 공정 환경에서 가스 연속 측정 가능 기술 개발 필요

- 신공정 개발 시 배출단 부담을 낮추고 최적 운영을 위한 가스 모니터링 필요

- 불화수소(HF) 등 가스 소재 및 반도체 공정 부품의 국산화율 향상을 위한 가스 측정 분야 기반 기술 확보 필요

- 공정 운영 효율성 향상 및 지능화 추진을 위한 공정 가스 실시간 정보 데이터 모니터링 기술 확보 필요

ㅇ 시장적 필요성

- 국내 기술의 부재로 수출규제와 같은 유사 시 위험성이 크고 유지보수가 어려움

- 광학 기반 가스 측정 장비들은 전량 수입에 의존하고 있어 국가 전반적인 재원 유출이 높으며, 국내 반도체 산업 수요처 환경 맞춤형 제품이 필요함

- 측정분야 장비 산업은 기술 가치가 높은 고부가가치 품목으로 신산업 육성 필요

ㅇ 정책적 필요성

- 국외 측정산업 대기업 중심 국내 유통 시장에서의 독자적 기술력을 확보한 강소 중소기업 육성 지원 필요

- 글로벌 탄소중립, ESG 평가 강화 등 중장기적 이슈에 대응하여 산업 구조 개선 계획 수립을 위한 기초데이터 확보 필요

4. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월)

ㅇ 정부출연금 :‘23년 13.8억원 이내(총 정부출연금 41.4억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-06

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

패키징장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

FOWLP/PLP를 위한 대형기판용 Plasma 전처리 기반 PR Coating 장비개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

4

8

6

2

0

4

0

0

0

1. 개념 및 산업동향

ㅇ 개념 : 반도체 칩 접합을 위한 고종횡비 Cu pillar 범프의 고수율 제조를 위하여 기존 PR Double 스핀 코팅 기술을 대체하기 위하여 PLP(Panel Level Package) 향 플라즈마 공정이 적용된 대면적을 균일하게 PR 코팅을 진행할 수 있는 Inkjet 코팅 시스템 및 공정 기술 개발

- 현재 Cu pillar 제조 공정에 적용되고 있는 PR 코팅 기술은 Double 스핀 코팅 기술로 기판 Edge 영역의 EBR(Edge Bead Removal) 부분의 코팅 두께 불균일로 인해 수율이 저하되며, 두 번 PR 코팅을 수행하여 공정비용이 큰 문제점이 있음.

- PR의 균일한 코팅을 위해서는 표면에너지 조정 및 접착력 향상 공정이 수행되어야 하는데 기존은 액체상흡착제(HMDS) 공정을 수행하나 균일성이 떨어지는 문제가 있음.

- 플라즈마를 활용한 기판 전처리 공정을 통해 PR 코팅 전 기판의 표면에너지 조정 및 접착력 향상을 통하여 균일한 PR 코팅이 가능함.

- Inkjet 코팅 기술은 PLP 제조 공정에서도 우수한 두께 균일도 및 고속의 PR 코팅이 가능하여 기존 스핀 코팅 공정의 수율을 크게 개선할 수 있으므로 반도체 후공정의 기술 선점을 위한 핵심기술임.

ㅇ 산업동향

- 해외업체인 미국의 ACM Research社는 WLP(Wafer Level Package)용 후공정 PR 코팅 장비를 공급하고 국내업체로는 세메스에서 코터-현상 장비를 포함해 후공정 제조 장비를 공급하고 있으나 모두 스핀 코팅 방식으로 현재 플라즈마 전처리 기반 Inkjet 방식의 코팅 장비는 전무함.

2. 지원 범위

ㅇ PLP 향 Injket PR 코팅 시스템

- 연속 생산 공정의 Inkjet 코팅 시스템은 Loader를 통해 웨이퍼/패널을 공급하고 플라즈마 표면 전처리를 진행한 후, TM(Transfer module)을 활용하여 웨이퍼/패널을 Inkjet 코팅 장비로 이동하고 일정 두께로 PR을 코팅한 후 OVEN에서 Soft Bake 공정을 순차적으로 진행

- 일정한 두께를 갖도록 코팅 공정과 OVEN 공정을 반복한 후, 목표두께까지 코팅 및 경화되면 Unloader로 웨이퍼/패널 배출

- 스핀 코팅 공정으로 PR 코팅하는 경우, 기판 Edge 부분의 높이가 기준 미달 시 손실이 크지만, 잉크젯 공정을 이용한 PR 코팅의 경우, 전체 인쇄 두께 및 Edge 부분 인쇄 두께가 조정 가능하며 자재의 크기가 증가할수록 생산성이 향상됨.

ㅇ (기술개발내용) FOWLP/PLP를 위한 대형기판용 플라즈마 전처리 기반 PR Inkjet 코팅 시스템 개발 및 공정 최적화

- PR 두께 균일도 향상을 위한 표면에너지 조정용 플라즈마 전처리 기술 개발

- 고기능성 PR 잉크 개발

- PR 접착성 증대를 위한 기판 친수화 세정 모듈 개발

- 고균일도 Inkjet 코팅이 가능한 Head 모듈 설계 및 토출 제어 기술 개발

- 고속 PR 코팅을 위한 Printing / Baking 연속 공정최적화 및 통합 시스템 개발

- Solvent 제거를 위한 Dry 공정 최적화 기술 개발

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	PR Coating Thickness	㎛	≥ 220㎛ (Up to EBR), soft baking 후
2	Coating Uniformity	%	< ± 2% @ 600x600mm2 Panel (Baking 공정 후)
3	Tact Time1)	분	< 15분 @ 220㎛ & 600x600mm2 Panel

1) Tack Time은 Inkjet 코팅 시간과 TM에 의해 Glass 이동되는 시간의 합 (Oven에서의 Baking 시간은 Tack Time과 적용 PR에 맞춰 조절하여 운영되므로 Tack Time에서 배제)

3. 지원 필요성

ㅇ (기술적 필요성) 인공지능, 고성능 컴퓨팅, 5G 반도체 등 첨단 지능형 반도체들의 효율 향상을 위해 고종횡비 Cu pillar 범프 공정 등 고수율 PR 코팅 기술 필요

- 선진 반도체 기업 대비 기술경쟁력을 확보하기 위해 고수율 / 고속생산 가능한 Inkjet PR 코팅 장비 및 공정 기술 필요

ㅇ (정책적 필요성) 플라즈마 전처리 기반 Inkjet PR 코팅 장비는 미국, 일본 장비 기업에 의존하고 있으며, 국내 설비는 전무한 상황

- 정부 국정과제인 반도체 산업 초격차 확보를 위해 후공정 핵심기술인 Cu pillar 제조 공정을 위한 Inkjet PR 코팅 공정 및 장비 기술의 선진화 추진 필요

ㅇ (시장적 필요성) AI 반도체 등 시스템 반도체 시장의 수요가 급증함에 따라 Cu pillar 관련 패키징 장비 수요 증가

- 반도체 패키징의 중요성으로 인해 글로벌 반도체 장비 제조기업들의 장비 개발 투자 증가로 후공정 코팅 장비를 개발 중인 상황

- 세계적으로 디스플레이 장비 및 제조 공정에 있어서 국내 업체의 기술경쟁력이 있어 이를 반도체 장비로 유도해 국내 업체의 경쟁력 확보 유도가 필요하며, 차세대 패키징의 핵심 장비로써 플라즈마 전처리 기반 PR 코팅 장비의 국산화 필요

- PLP는 디스플레이 3G(550×650mm2)의 사이즈와 유사하여, WLP 제조 공정에 비하여 약 6.5배의 높은 생산성 확보 가능

ㅇ 4차산업혁명에 따른 메모리/시스템 반도체 시장의 폭발적인 증가와 전공정 기술 한계로 인한 후공정 기술의 변화 요구에 따라, 반도체 후공정 장비의 시장도 급성장 중임.

ㅇ 반도체 제조 공정에 있어서, 플라즈마 전처리 기반 Inkjet PR 코팅 장비의 적용 시 PR 코팅 시간의 단축과 함께 Wafer Edge 영역의 수율 향상으로 인한 생산성 향상이 예상됨.

ㅇ 국내 삼성전자, SK하이닉스, 엠코는 전량 해외 장비에서 PR 코팅 장비를 사용하고 있는 상황으로 장비 국산화 필요. Inkjet 코팅 기술은 국내 디스플레이 산업으로 인해 세계적인 수준에 도달되어 있어 반도체 공정에 활용 시 신시장 창출 및 선점이 기대됨.

4. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월)

ㅇ 정부출연금 :‘23년 13.8억원 이내(총 정부출연금 41.4억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-07

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 부품

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

고집적 반도체 검사용 마이크로 반도체 소켓

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [4] 단계 〜 [7] 단계)

7

4

1

9

8

0

2

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 제조공정의 후공정(Back-end)에서 불량유무를 확인하는 테스트 공정은 양산 제품의 최종 품질을 결정하는 매우 중요한 공정임

- 반도체 테스트 공정에서 제품과 검사장치를 전기적으로 연결하는 반도체 소켓이 핵심부품으로, 테스트 환경을 고려하여 우수한 전기적, 물리적 특성이 요구됨

- 테스트 소켓은 제품의 디자인, 구성, 배열 및 설비 형태마다 개별 디자인을 해야만 하는 소량 다품종 생산이 필요하여 고부가가치가 높은 반도체 검사 핵심 부품임

- 최근 고집적화되는 반도체 검사를 위한 소켓은 크기와 배열 간격이 점차 작고 좁아지고 있어 기존 대비 훨씬 정밀한 소켓 개발이 필요함

- 특히, 이동식 컴퓨터 제품 및 단말기에 응용되는 LPDDR5, DDR6, GDDR(Graphics DDR) 등의 제품은 검사 패드의 배열(pitch)이 270um 이하로 형성, 향후에 200um 수준까지 좁아지고 작아질 것으로 예상되어 이에 대한 개발 대응이 필요함

- 반도체 소켓은 고온환경 테스트용 번인(Burn-in)소켓과 최종 전기적 특성 검사용 테스트 소켓으로 구분됨

- 현재 상용화된 테스트 소켓의 종류는 핀(Pogo)과 러버(Rubber) 소켓임

- 반도체 소켓은 테스트 목적과 환경에 따른 특성이 반영되는데, 전기적 특성이 우수한 재료, 충분한 압력으로 접촉시키기 위한 완충구조 등의 설계가 필요함

- 핀(Pogo) 소켓의 경우, 하우징과 스프링, 핀을 절삭가공해서 조립하여 제작, 협피치(300um) 대응이 불가하고 고주파 신호 손실 등이 발생하므로 사용범위 제한됨

- 러버 소켓의 경우, 이방전도성 Si에 도전볼을 array하여 일체형으로 제작, 250um 이하의 피치 대응이 어렵고 고온 및 압력 환경에 취약하여 비교적 수명이 짧아 검사의 효율성이 낮아지는 단점이 있음

ㅇ 산업동향

- (한국/ISC) 러버 소켓 제조, 세계시장 점유율 1위, 소형 포고 소켓 및 러버 소켓 개발 중

- (한국/리노공업) 포고 소켓 제조, 세계시장 점유율 3위, 다양한 테스트 소켓 및 Probe Head, PCB 등 테스트 관련 제품 제공 중

- (일본/OMRON) MEMS 타입의 마이크로 구조물 적용, 과도한 압축 방지 위한 돌기 구조, 협피치 위한 상하부 절연층 형성 개발 중

- (대만/Winway) 포고타입으로 300um 이상, 러버타입으로 350um 피치 적용

- (미국/Cohu) 반도체 sensor인 gyroscope, accelerometer, magnetometer 제품에 대한 테스트 소켓을 사용

- 협피치에 대한 솔루션이 다양하지 못하고 국내와 마찬가지로 대등하거나 다소 높은 성능 수준이 확인됨

- 특히, 일본, 대만 위주의 업체들이 주로 포진되어 있고 MEMS 기술을 이용한 소켓 제작 업체는 일부에 한정되고 있는 실정임

- 반도체 후공정에 사용되는 소켓 시장 규모는 ‘19년 11.4억 달러에 이어 ’21년 12.8억 달러로 연평균 4% 성장하고 있음

- AP용 반도체 테스트 소켓 시장은 ‘22년 2,718억 원, ’23년 3,155억(16.1%YoY) 원 수준으로 성장하고 있음.

- 테스트 소켓과 Burn-in 소켓 시장 규모는 6:4 비율을 유지하고 있음

- 테스트 소켓 시장은 ISC, Smiths Connectors, 리노공업 등 업체별 고른 시장 점유를 나타내고 있음

- 번인 소켓의 경우 Yamaichi, Enplas, Sensata 등 상위 3개 업체가 시장의 50%를 점유하고 있음

2. 지원 범위

ㅇ 기술개발내용

- 마이크로 반도체 소켓 구조개발

⸱ 소켓 거동에 따른 물리적 구조 설계 및 최적 시뮬레이션 기술

⸱ 전기적 특성(signal interface, power interface)에 대한 시뮬레이션 응용 기술

⸱ 전류 및 고주파 신호의 최적 path, 재료 및 구조 디자인 기술

- 마이크로 반도체 소켓 제조 기술

⸱ 최적화된 도금을 위한 고형상비 mold 제조기술개발

⸱ 기계적, 전기적 특성 최적화 균일 도금 공정 기술

⸱ 마이크로 반도체 소켓 정렬 기판제조기술

- 마이크로 반도체 소켓 정렬 시스템 개발 및 신뢰성 확보 테스트

⸱ 양산성 고려된 마이크로 소켓 자동 정렬 시스템 개발

⸱ 흡입, 진동, 정전기 등 마이크로 구조물 정렬 방법 개발

⸱ 온도변화 작동 신뢰성 및 반복거동 수명 향상 기술

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	소켓 정렬 피치 (Pitch)	um	≤200
2	고주파 신호(Band Width, @-1dB)	GHz	≥100
3	반복 접촉 수명(Mechanical Cycle)	cycle	≥50K

3. 지원 필요성

ㅇ 기술적 필요성

- 금속 일체형 스프링 마이크로 구조물을 구현하여 기존의 포고 소켓 및 러버 소켓이 구현하지 못하는 단점을 보완할 수 있음

- 상하부 치수 변화 없이 높은 종횡비 구현이 가능한 세라믹 mold 재료를 응용하여 기존 대비 훨씬 정밀하고 다양한 구조 설계 및 이를 통한 다양한 성능 확보 가능

- 협피치 및 길이의 축소화 가능하여 신호손실 없이 5G와 같은 고주파 환경에서의 적용이 가능함

- 국내 반도체 미세화 공정기술은 우수한 경쟁력으로 선두하고 있으나 후방에서 전문적으로 검사할 수 있는 소켓 기술은 선진기술에서 뒤떨어져 있음

- 테스트 소켓제조사의 약 70% 이상이 전통적인 포고타입의 소켓을 제조하고 있고 약 500um 이상의 피치 환경에 사용되며 plunge, spring, barrel 등 구성의 복잡성으로 향후 대응할 미래 반도체 패키지 테스트 적용에 한계가 있음

- 러버타입 소켓은 구성재료의 한계로 신뢰성 환경에서 성능 및 수명 저하 등의 문제가 있고 250um 이하의 미세 피치 구현이 어려움

- AP용 LPDDR5 피치의 경우 현재 270~250um 수준, 향후 200um 이하까지 대응이 필요하지만 기존 제품으로 대응에 한계가 있으므로 신규 개발이 필요함

ㅇ 시장적 필요성

- 반도체 후공정에 사용되는 소켓 시장 규모는 ’21년 12.8억 달러로 연평균 4%(YoY) 이상 성장, 향후 비메모리 반도체 수요 증가로 꾸준한 시장 성장 예상

- 테스트 소켓의 경우, ISC(러버 소켓)와 리노공업(Pogo 소켓)이 세계시장의 1, 3위를 차지하고 있음

- 번인 소켓의 경우, 해외 3개 업체가 시장의 50%를 차지하고 있음

- 고집적화 되는 반도체 추세에 따른 고정밀, 협피치 및 고신뢰성 소켓은 반드시 필요하지만 현재까지 제한된 유형(러버, 포고)으로 대응 중

- 고집적화 되는 시장은 가속화 되고 있으나 후공정의 검사 대응은 개발 및 대응이 미진하여 반도체 소켓의 시장 대응 경쟁력이 약화된 상태임

- 본 기술 개발은 반도체 뿐 아니라 전기자동차의 전장 부품 및 검사 시스템, 고주파 통신 부품의 contact solution으로 적용할 수 있음

- 또한 고신뢰성 마이크로 구조물 제조기술을 통해 로봇, 의료분야의 핵심 부품에도 적용될 수 있는 등 시장의 확장성이 있음

- 본 품목의 개발은 기존 시장 및 신규시장의 니즈를 일부 충족시킬 수 있을 것으로 판단, 개발 종료 후 수 년 이내 세계 소켓 시장의 약 10% 내외 선점 예상함

ㅇ 정책적 필요성

- 글로벌 시장에서도 반도체 후공정의 중요도가 높아지고 있고 선두기업들의 적극적 투자와 기업 인수가 이뤄지고 있음

- 국내의 반도체 제조기술은 세계 1위 수준이나 반도체 후공정이 포함된 제품 제조 기술은 해외 의존도가 높고 선진사와 기술격차가 6년 수준으로 벌어짐

- 현 국내 반도체 후공정 산업은 반도체 제품의 전체 경쟁력의 bottle neck으로 작용할 수 있어 이에 대한 개발 지원이 필요함

- 따라서 반도체 후공정의 핵심부품인 소켓의 기술 고도화를 통해 미래시장을 선점하여 반도체 후공정 산업을 육성하고 글로벌 시장에서의 경쟁력을 높일 수 있는 지원이 필요함

4. 지원기간/예산/추진체계

ㅇ 기간 :  33개월 이내 (1차년도 개발기간 : 9 개월)

ㅇ 정부출연금 :‘23년 11억원 이내(총 정부출연금  33억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-08

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■혁신제품

반도체 장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

제습모듈을 포함하는 웨이퍼 이송장치 기술 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 5단계 〜 [종료] 7단계)

8

4

8

6

4

0

3

0

1

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 공정에서 웨이퍼를 반송하는 이송장치로써 FFU(Fan Filter Unit)를 통해 공급된 크린룸 공기로 down flow 및 양압을 형성하여 파티클(Particle) 유입을 차단하는 웨이퍼 반송 이송장치에 대해 제습모듈을 연동 시켜 웨이퍼 반송 이송장치 내부 습도를 효과적으로 관리할 수 있는 웨이퍼 이송장치 기술 개발 필요

- 대기 상태의 클림룸과 진공상태인 공정챔버 사이에 위치한 웨이퍼 반송 이송장치 내부의 습기와 공기압력(차압), 공기의 유량 등을 실시간 모니터링을 통하여 웨이퍼에서의 산화반응 발생을 방지하고 장치내에 순환 되는 미세 분진 및 이온화 물질을 정화시켜 패턴의 신뢰성 저하 현상을 차단하여 소자의 수율과 품질을 향상하고자함.

- 웨이퍼가 반송되고 이송되는 시스템 모듈 전체에서 제습모듈의 필요성이 높아지고 있어 Load-port 모듈 및 Transfer 모듈에서도 제습기능의 부가가 요구됨

- 반도체 웨이퍼 이송 장치로써 파티클 유입을 차단하고 내부 습도를 효과적으로

관리하는 상용 웨이퍼 이송장치 기술 개발

ㅇ 산업동향

- 2021년 사업부문별 매출 비중은 반도체 장비 92.3%, 환경설비 7.7%, 반도체 장비 사업매출액 대부분이 전공정 단계에서 필요한 이송 장비에서 발생함.

- 글로벌 웨이퍼 이송장치 시장 규모는 2021년 1억 3,420만 달러로 추정되었으며, 2028년 까지 1억 3457만 달러에 도달 할 것으로 예측됨

- 예측기간 동안 연평균 2.71% 성장할 것으로 예측

ㅇ (국내외 경쟁자)

- 주요 장비는 LPM, 웨이퍼 이송장치, TM 등. 반도체 장비 1차 고객사는 세메스, 원익IPS, 테스, Applied Materials, TEL, Lam Research 등 반도체 장비 업체이며, 최종고객은 삼성전자, SK 하이닉스 임.

- 국내 경쟁사는 로체시스템즈, 로보스타 및 싸이맥스로 로체시스템즈는 현재 디스플레이 이송장비에 주력하고 있으며 로보스타는 2018년 LG전자의 인수 이후 산업용 로봇에 집중하며 싸이맥스가 국내 업체 중 반도체 이송장비 시장을 선점하고 있는 실정임.

2. 지원 범위

ㅇ (기술개발내용) 반도체 웨이퍼 이송 장치로써 파티클 유입을 차단하고 내부 습도를 효과적으로 관리하는 상용 웨이퍼 이송장치 기술 개발

- 제습용 Load port 모듈을 포함한 EFEM(Equipment Front End Module) 및 Tranasfer Module 개발

- 웨이퍼 이송 장치내 기존 공조시스템을 유지하면서 습도 관리를 위한 제조설비에 내장 또는 장착이 가능한 제습모듈 개발

- 제습모듈이 적용된 웨이퍼 자동반송 이송장치 구성 후 유량 이동 시뮬레이션(Simulation) 및 해석

- 협소한 Fab 공간 및 다양한 설비사양에 적용 가능하도록 제습모듈 구성(Footprint 최적 설계)

- 웨이퍼 이송장치내 환경(온습도,Particle,오염도,압력 등)에 대한 실시간 모니터링 시스템 구축

- 웨이퍼 이송 장치내 웨이퍼 이동시 파티클, 칩핑, 크랙(Crack)검출 등의 알고리즘을 포함하는 실시간 검출시스템 개발

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	온도	℃	40℃±5℃
2	상대습도(RH)	%	≤ RH 5%
3	이송장치 반복재현성	%	≦ ±0.1% (@500cycle 이상)
4	진동	㎛	≤2.5㎛ (3~100Hz Peak-Peak @Load port module)

3. 지원 필요성

ㅇ 기술적 필요성

- Si wafer 가 수분에 노출되는 시간이 증가하면 물의 접촉각은 작아지며 높은 친

수성상태가 됨. 수분으로 oxidized Si wafer 표면은 습한 환경에서 훨씬 더 많은

물을 흡수하게 됨. Si wafer는 수분 환경에서 산화되는 동안 oxide layer 는

gel-like 구조를 갖게 되고 이 구조는 oxide layer 의 두께를 증가시킴(oxide

mask 의 두께 증가)

ㅇ 시장적 필요성

- 기존 웨이퍼 이송장치 : FFU를 통해 공급된 크린룸 공기로 down flow 및 양압을 형성하는 개념으로 미세 공기 적용 시 습기 (-OH)가 공정 불량을 발생할 수 있음.

- N2 웨이퍼 반송 이송장치 : N2를 이용하여 웨이퍼 반송 이송장치 양압을 유지하는 개념으로 고비용, 환경 안전에 대한 이슈와 신규 설비에만 적용이 가능함.

- 기존 웨이퍼 반송 이송장치 공조 system & 제습 모듈을 추가하여 적용 (내부 습도 RH10% 이하 관리) 상대적으로 저비용으로 제작 가능하며 신규설비 및 기존 설비의 개조를 통하여 적용이 가능함. 기존 공조 시스템을 유지하여 별도 N2 및 CDA 및 필터 제습 방식으로 compressor가 필요하지 않음.

- 독자적인 외기 순환형 제습모듈 기술 확보를 통한 초기 시장 선점 가능

ㅇ 정책적 필요성

- 제습필터 방식의 제습모듈 원천기술 확보를 통한 신시장 개척 및 장비 국산화에 일조

- 관련 부품 국산화를 통한 지역 경제 활성화 및 관련 업종 생태계 조성

- 고 청정 환경을 요하는 스마트 팩토리 공장 자동화 기술 등에 활용이 가능함.

4. 지원기간/예산/추진체계

ㅇ 기간 :  33개월 이내 (1차년도 개발기간 : 9 개월)

ㅇ 정부출연금 :‘23년 11억원 이내(총 정부출연금  33억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-일반-09

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체 부품

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

공정내 불순물 농도를 실시간 분석 가능한 일체형 저전력 고성능 극저온 고진공 배기장치 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [4] 단계 〜 [7] 단계)

8

4

1

4

1

0

9

0

1

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 소자는 주로 노광, 이온주입, 증착, 식각 및 열처리 공정을 통하여 제작되며, 특히 노광, 이온주입 그리고 증착 공정은 고진공의 챔버 환경을 포함하여 수분 및 산소 불순물이 거의 존재하지 않은 고진공의 환경이 필수적임.

- 반도체 공정은 대부분 진공환경에서 공정이 이루어지는데, 증착 장비인 스퍼터 (8인치)에서는 수분과 수소의 분압이 소자에 직접적인 영향을 끼치기 때문에 매우 중요함. 이온주입 공정 (12인치)에서는 대부분 수소 가스를 사용하기 때문에, 역시 수소 배기가 중요함. 따라서 터보분자펌프 보다는 수분과 수소의 배기속도가 3배 이상 빠른 극저온을 이용한 고진공 배기장치가 있어야만 함.

- 반도체 미세 공정에서는 같은 압력이어도 불순물 (수분, 산소)의 분압에 따라 소자특성에 영향을 주기 때문에 잔류기체 분석기를 통해 불순물 농도를 실시간으로 확인할 수 있는 기술이 필요

- 극저온 냉동기 기술을 이용한 배기 장치는 공정 가스에 따라 다른 극저온 온도를 가지는 흡착 영역을 통해 공정 가스를 응축 및 흡착하여 배기하는 방식임.

- 극저온 냉동기의 1단부는 영하 193도까지 냉각되고, 2단부는 영하 253도까지 냉각되어 1단부와 연결된 배플과 캔에서 수분을 흡착시키고, 2단부와 연결된 어레이의 금속 면에서 질소, 산소, 알곤을, 그리고 어레이에 부착된 활성탄에서 수소, 헬륨, 네온 등의 가스를 응축, 흡착시켜 진공 용기의 고진공을 유지시킬 수 있음.

- 반도체 전공정 및 후공정 각각의 공정은 필요로 하는 고진공 펌프의 성능이 다르게 요구됨. 공정에 영향을 줄 수 있는 진동이 중요한 공정과 운용이 중요한 공정이 별도로 필요한 경우가 있음. 공정에 따라 전력저감이 가능하도록 극저온 냉동기 모터 제어 및 압축기 회전 제어 등 스마트 컨트롤과 냉동기 온도, 헬륨 압력/유량, 냉각수 온도 등이 모니터링 되는 컨트롤러 개발 필요

(제품형태)

- 영하 253도까지 낮출 수 있는 극저온 냉동기

- 반도체 스퍼터 장비용 8인치 극저온 고진공 배기장치

- 반도체 이온주입기 장비용 12인치 극저온 고진공 배기장치

- 고압의 헬륨 냉매 가스를 압축해서 순환시킬 수 있는 컴프레셔

- 냉동기와 컴프레셔 구동을 위한 컨트롤시스템

- 일체화된 잔류기체분석를 통한 불순물 농도 분석시스템

(기술형태)

- 고압의 헬륨가스를 냉매로 사용하며 모터의 회전운동을 직선운동으로 변환하여 재생기의 왕복운동을 통한 단열팽창의 원리로 영하 253도까지 낮출 수 있는 극저온 냉동기 기술

- 배기 성능을 최적화 하기 위한 시뮬레이션을 통한 배플과 어레이의 구조물에 따른 가스들의 응축, 흡착의 속도 예측 및 구조 최적화 설계 기술

- 고압의 헬륨 냉매을 공급하기 위한 컴프레셔 장치

- 하나의 컴프레셔로 복수의 냉동기에 냉매 공급을 위한 고마력 컴프레셔 장치기술

- 전력저감 및 냉매 압력, 유량, 냉동기 온도, 모터, 압축기 등 제어 및 데어터로깅 가능한 스마트 전력제어 컨트롤 및 모니터링 기술

- 공정내 불순물 농도를 일체형 실시간으로 모니터링 및 제어 기술

ㅇ 산업동향

- 반도체 핵심공정장비로 사용되는 노광기, 스퍼터 및 임플란터 장비에 극저온 고진공 배기 장치가 사용되고 있으나, 100% 외산으로 영국의 EDWARD社, 일본의SUMITOMO社가 독점적으로 공급되고 있음.

- 세계 최고 수준의 반도체 분야를 유지하기 위하여 이에 대응하는 배기장치도 반도체 스퍼터나 이온주입기 전용의 스마트 진단기능 (상시모니터링 및 고장진단)이 탑재된 고성능 극저온 고진공 배기장치 시스템 관련 국내기술 개발이 필수로 요구됨.

- 특히 최근 탄소중립의 일환으로 고성능을 유지하면서 전력비용을 줄일수 있는 저전력 극저온 배기장치개발이 필요함

- (시장규모 및 전망) 국내 시장은 약 1,500억/년 시장이며, 세계 극저온 고진공 배기장치는 2020년 6,000억원이며, GAGR 6%로 2025년에는 8,000억원 시장으로 예상되고 있음. 반도체 분야, 디스플레이 분야, 우주항공을 포함한 기타 R&D 분야에 극저온 고진공 배기장치는 필수적으로 사용되고 있으며, 반도체 분야와 디스플레이 분야, 그리고 우주항공분야의 지속적인 성장과 투자로 인해 지속적으로 성장이 예상됨

- (국내외 경쟁자) 영국의 EDWARDS社, 일본의 SUMITOMO社, ULVAC社, 독일의 LEYBOLD社가 있으나, 반도체 분야에는 EDWARDS社와 SUMITOMO社가 독점하고 있음.

2. 지원 범위

ㅇ 기술개발내용

- 반도체 스퍼터 장비용 8인치 극저온 고진공 배기장치

- 반도체 이온주입기 장비용 12인치 극저온 고진공 배기장치

- 복수의 냉동기 냉매 공급을 위한 10마력 저전력 헬륨 컴프레셔

- 원가절감 및 성능 개선을 위한 냉동기 전용 모터

- 스마트 전력제어 및 데이터로깅 가능한 컨트롤 시스템

- 챔버내 불순물 (수분, 산소) 농도의 실시간 모니터링이 가능한 질량 분석기 일체형 극저온 고진공 배기장치 및 1ppm 이하 불순물 농도 제어 기술

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	배기속도	ℓ/s	8인치 알곤배기속도 ≧ 1,200 12인치 수소배기속도 ≧ 5,500
2	소비전력	kW	≦ 10
3	공정압력에서 수분, 산소 농도	ppm	≦ 1

3. 지원 필요성

ㅇ 기술적 필요성

- 반도체 분야는 성능향상과 가격 경쟁력 확보를 위해 고성능, 복수화가 요구되며 이에 대한 기술적 대응으로 반도체 스퍼터나 임플란터 전용의 저전력 고성능 스마트 극저온 고진공 배기장치 시스템 관련 국내기술 확보가 필요함.

- 극저온 고진공 배기장치용 핵심 소재 및 부품개발을 통한 완벽한 국산화가 필요함.

- 반도체 분야의 미세공정이 증가함에 따라, 단순 배기시스템이 아닌, 불순물 농도 실시간 확인 및 스마트 컨트롤 기술이 요구됨.

ㅇ 시장적 필요성

- 현재 반도체 분야 극저온 고진공 배기장치는 영국의 EDWARDS社와 일본의 SUMITOMO社가 거의 독점인 상황으로 장치의 국산화가 절실함.

- 극저온 고진공 배기장치 분야는 국내에서만 1,500억/년 시장이며, 반도체 분야의 대부분은 외산으로 사용하고 있음.

- 국내시장의 활성화와 국내 고용창출을 위해 국산화를 통한 시장경제에 기여가능.

ㅇ 정책적 필요성

- 소부장 국산화에 따라 세계 최고 수준인 반도체 분야에서 부품 국산화가 절실함.

4. 지원기간/예산/추진체계

ㅇ 기간 : 45개월 이내 (1차년도 개발기간 :  9개월)

ㅇ 정부출연금 :‘23년  10.8억원 이내(총 정부출연금  43.2억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호		NIS-반도체공정장비-통합1_01-10			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형		□ 원천기술 ■ 혁신제품				반도체장비
융합유형		□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부		□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립 □ R&D자율성트랙(지정)
총괄 품목명		공정 데이터 기반 반도체 장비 지능화 통합 패키지 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
		(TRL : [시작] 5단계 〜 [종료] 7단계)						8	4		8	6	2	0	4	0	0	0
	1세부품목명		(1세부) 이상 감지 및 성능 향상을 위한 지능형 원자층 증착 공정장비 기술개발
	2세부품목명		(2세부) 고선택비 하드마스크용 지능형 물리기상증착 공정장비 기술개발
	3세부품목명		(3세부) 반도체 장비 지능화를 위한 공정 데이터 플랫폼 기술 개발
1. 개념 및 산업동향
ㅇ 개념 : 반도체 산업에 활용할 수 있는 빅데이터 기반 장비 지능화 통합 패키지 솔루션 개발 - 반도체 장비 업체를 중심으로 반도체 산업 데이터 협의체를 구성 - 반도체 장비 지능화를 위한 데이터 혁신 장비 개발 - 전체 공정에 영향력 있는 지능화 장비 기술 개발 - 유사장비 활용 확산을 위한 데이터 활용기술 개발 ㅇ 산업동향 - 인공지능 기업들의 기술이 성숙되어 감에 따라, 다양한 AI 솔루션들이 반도체 공정 분야에 적용되고, 데이터 분석 기능이 적용되어 관련 시장이 확대되고 있음 - ASM International, LAM Research, Applied Materials(AMAT) 등 주요 공정장비 선도기업들은 데이터를 활용한 장비 성능 향상을 위해 측정센서 및 인공지능 알고리즘을 적용하고 있음 - 공정결과에 큰 영향을 미치는 장비 생산 결과물의 품질유지 및 품질 향상은 장비기업의 경쟁력 향상에 매우 중요함 - 국내 장비기업들은 전체 공정 데이터에 접근할 수 없어, 공정 전반적인 내용에 대한 분석이 어려우나, 자체적인 데이터 수집 및 공정 결과물에 대한 검증 고도화를 통해 장비의 지능화 및 성능향상을 추진
2. 지원 범위
ㅇ 총괄과제의 역할 및 기능 1) 자문위원회 구축/운영 - 장비 지능화 자문위원회 조직 및 과제별 애로사항 해소, 지능화 기술개발 컨설팅 지원 - 분기별 자문위원회 운영을 통한 세부 과제 데이터 해석, 유효성 검증, 표본 추출 2) 우수성과물 창출을 위한 세부과제 기술교류 및 협업 지원 - 장비 지능화 워크숍/세미나 개최를 통한 정보 교류 지원 - 공개 기술교류회/간담회를 통한 최신기술 동향 및 산·학·연 기술 협력 지원 3) 시장/기술 정보 제공 - 국내외 센서 및 공정 지능화 시장동향 조사 및 분석, 반도체 산업 통계 정보 공유 - 장비 지능화 관련 세부 공정별 핵심 특허 분석 지원 4) 우수성과물 창출을 위한 세부과제 협업 지원 - 세부 과제의 반도체 공장 장비 지능화를 위한 공급망 조사분석 - 산업 데이터 기반의 공정 장비 연구개발 프로세스 및 R&D 로드맵 구축 - 반도체 공정 장비 데이터 빅데이터화를 통한 가치전환 방안 도출 ㅇ (1세부) 원자층 증착 장비에서 실시간으로 수집하는 공정 데이터, 반응 후 배기 가스 상태, 공정 결과 측정 변수를 결합하여, 공정 장비의 재현성 및 균일성, 생산성을 향상하는 기술개발 - 박막 공정 특성 평가를 위한 측정 및 분석 기술 (박막공정 특성열화 인자 분석) - 실시간 공정 데이터, 배기가스 분석데이터, 공정 결과 측정 변수의 상관관계를 분석 및 공정 최적화 (이상예측으로 장비 정지 감소 최적화) ㅇ (2세부) 전력반도체 하드마스크용 PVD 장비의 산업 데이터기반 최적 공정 개발 - 시뮬레이션 기반 하드마스크 박막 소재·구조 설계 및 인라인 계측 가능한 Defect 평가·검출 기술 (플라즈마 모니터링 기반 최적화 설계) - 박막/단위소자 평가 데이터의 상관관계 분석 기술과 장비 지능화를 위한 학습 데이터 개발 (박막/단위 소자 데이터 상관관계 분석) ㅇ (3세부) 반도체 장비 운영에서 생성되는 운영 및 측정 데이터 수집/분석을 통해, 관리 최적화와 이상감지를 제공하는 데이터 기반 장비 지능화 플랫폼 기술 개발 - 1세부, 2세부 반도체 공정 데이터의 통합 관리를 제공하고 측정 데이터 특징별 상호비교 및 유사성 연산을 지원하는 분석 시스템 기술 (장비데이터 분석 플랫폼) - 다양한 FDC 및 센서 데이터를 장비 전문가와 협업하여 원인 도출할 수 있는 개발도구 개발 (데이터 분석 성능 최적화)
3. 지원 필요성
ㅇ 반도체 원천기술을 보유한 소자 대기업에 비해 반도체 장비 시장에서 기술 경쟁력을 갖춘 국내기업이 부족하여, 향후 국가적인 반도체 공정 경쟁력에 대한 불안 요소가 존재하고, 미래의 공급망 불안 요소에 대한 대응 필요 ㅇ 반도체 산업 현장에서는 다양해지는 생산 소자의 종류에 따라, 단위 장비와 공정에서 변화하는 공정변수를 신속하게 결정하여, 수율을 안정적으로 유지하기 위한 공정 기술 지능화가 필요 ㅇ 원자층 증착 장비의 조건을 최적화시키기 위해서는 공정에 영향을 주는 요인의 실시간 데이터를 수집할 수 있는 장비 개발과 공정 결과에 대한 측정, 분석 데이터를 연계한 장비 지능화 기술 개발 필요 ㅇ PVD 장비의 경우 필수 공정임에도 불구하고 주로 해외 수입에 의존하고 있기 때문에, 공급망 리스크의 대상으로 글로벌 기술 경쟁력 확보 필요
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2-3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 38.6억원 이내(총 정부출연금 115.8억원 이내) - (총괄) 1억원 이내 (총 정부출연금 3억원 이내) 세부과제는 각 품목요약서 참조 ㅇ 주관기관 : 제한없음 (혁신제품형) ㅇ 기술료 징수여부 : 비징수

품목번호

NIS-반도체공정장비-통합1_02-11

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

이상 감지 및 성능 향상을 위한

지능형 원자층 증착 공정장비 기술개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [5] 단계 〜 [7] 단계)

8

4

8

6

2

0

4

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 원자층 증착 장비(ALD, Atomic Layer Deposition) 에서 실시간으로 수집하는 장비 데이터, 공정 데이터, 공정 후 데이터를 융합 분석하여 성능 향상된 공정장비* 개발

* 박막두께 및 유전율의 균일성, 재현성 확보 및 양산공정 성능유지시간 향상

- 공정결과물에 영향을 미치는 데이터(공정/센서)를 정의하고, 성능 향상을 위한 추가 데이터 수집방안 도출, 실시간 장비제어를 통한 생산성 향상 기술 개발

- 3세부와 협업**을 통한 공정/센서/결과 데이터 분석 알고리즘 최적화

** (3세부) 알고리즘 개발 - (1세부) 알고리즘 검증 및 보완사항 제공

ㅇ 산업동향

- 원자층 증착 장비(ALD)는 반도체 공정 폭넓게 활용되고 있는 핵심공정 장비이나, ASM International 및 LAM Research 등 해외기업이 시장 대부분을 차지하고 있음

- 국내 Y, J, T, W 등 기엄들이 반도체 증착장비 국산화와 장비기술 내재화에 적극 노력하고 있으나, 공정의 재현성 및 균일도, 생산성 향상에 어려움을 겪고 있음

- LAM Research, Applied Materials 등 주요 장비업체는 장비 내 계측장치를 통해 공정 최적화를 위한 데이터 수집을 하고 있으나, 국내 장비기업은 공정 진단팀 등 인력 운영을 통한 기술개발 진행 중

- 양산기업 S사에서는 데이터분석을 통한 PM(Preventive Maintenance) 주기와 양산 비가동시간 감소를 위한 시도가 이루어지고 있으며, 장비 데이터, 센서 데이터, 공정 결과 데이터를 종합적으로 분석하여 예측하는 모델에 관한 연구가 진행 중

2. 지원 범위

ㅇ (장비) 이상 감지 및 공정 데이터 수집이 가능한 원자층 증착장비 구축

- RF파워, 밸브신호, 온도, 압력, 가스변화 등의 공정정보 수집 기술 개발

- 주요데이터의 실시간 수집 기술 및 센서 통합관리 기술 개발

- 정보분석 기반 온도 상태 변화 대응을 위한 실시간 제어기술 개발

□ RCU (Rapid Cooling Unit) 적용 및 다중 히팅 시스템 기술 개발

- 정밀한 웨이퍼 제어를 위한 웨이퍼 트랜스퍼 기술 개발

ㅇ (데이터) 실시간 이상상태 감지 및 제어를 위한 ALD장비 데이터 처리기술 개발

- 비접촉/비파괴 박막 특성 측정기술 개발

- 배기가스 분석을 통한 공정정보 및 환경 데이터 수집기술 개발

- 공정 파라미터, 배기가스, 측정 결과의 상관관계 분석 및 데이터 유효성 검증

ㅇ (분석) 최적화 공정 알고리즘 검증 및 이상상태 감지 알고리즘 개발

- 복합 공정데이터 분석을 통한 장비의 이상상태 판단 기술 개발 및 사전 예측을 통한 불량감소, 수율 향상기술 개발

- 3세부와 협업 결과물 성능향상 및 공정최적화 알고리즘 검증*

* (3세부) 알고리즘 개발 - (1세부) 알고리즘 검증 및 보완사항 제공

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	PM 전후 박막 두께와 유전율 재현성*	%	≦2 % (양산 공정 2%)
2	실시간 데이터 모니터링 포인트	EA	≧ 6
3	FDC 데이터 정합도**	%	≧ 98%
4	테스트 공정 결과 예측 정확도***	%	≧ 95%

*   SiN  80Å 기준, 300mm wafer 49포인트 측정, SiN 유전율값 4.25~4.71 이내

**  장비에 직접 연결된 컴퓨터에 저장되는 데이터와 FDC를 통해 저장되는 데이터의 신뢰성관점의 정합도, 클린룸 1000Class 이상, 데이터 수집기간 30일 이상

*** PM 이후 테스트 공정 진행 시 FDC, TOF및 전기적특성 데이터를 연계한 정상 상태 도달 공정 결과 예측 정확도

3. 지원 필요성

ㅇ 기술적 필요성

- 반도체 소자 미세공정의 난이도가 높아지면서 복잡한 3D 표면에 정밀하게 나노 박막 공정장비가 활용되고 있으나, 새로운 공정 조건을 개발하고 최적화하는데 시간이 많이 걸리고 노동 집약적임

- 국내기업들은 장비 활용 및 결과 데이터 사례가 부족하여, 품질 향상 및 정밀제어 기술 개발에 어려움을 겪고 있음

- 공정, 장비, 환경, 결과물에 대한 데이터를 융합하여 인공지능 기반 성능 향상 및 효율 증대를 위한 기술개발 필요

ㅇ 시장적 필요성

- 국내 기술 수준이 해외 선진사 대비 유사한 기술 수준으로 외산장비와 경쟁이 가능한 수준이나 공정의 재현성 및 균일성, 생산성 등의 성능이 부족

- 지능화를 통한 공정 성능 향상 기술개발은 미국(Applied Materials), 일본(Tokyo Electron) 등이 장악하고 있는 나노 박막 증착 장비 시장에서의 경쟁력을 확보하여 수입 대체 효과 및 국내 업체의 수출 성장에 긍정적으로 작용

ㅇ 정책적 필요성

- 원자층 증착 장비를 지능화하기 위해서는 실시간 모니터링 시스템, 나노 박막 측정 시스템, 데이터 분석 기술, 원자층 증착 공정 기술이 통합적으로 결합하여만 달성할 수 있으며, 이는 기업 단독으로 진행하기에는 어려움이 있으며, 정부/정책 지원을 통한 기업간의 상생협력 생태계 구성이 필요

- 반도체 공정 장비의 지능화 기술은 나노 박막 공정뿐 아니라 다양한 반도체 장비에 활용할 수 있으며, 향후 지능화 기술 단독이나 기존의 반도체 장비 사업과 연계하여 시너지 효과가 예상됨

4. 지원기간/예산/추진체계

ㅇ 기간 :  33개월 이내 (1차년도 개발기간 : 9개월)

ㅇ 정부출연금 :‘23년 13.8억원 이내(총 정부출연금 41.4억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-통합1_03-12

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

고선택비 하드마스크용 지능형 물리기상증착 공정장비 기술개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [5] 단계 〜 [7] 단계)

8

4

8

6

2

0

4

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 전력반도체 하드마스크용 PVD(Physical Vapor Deposition) 장비에서 실시간 수집되는 장비 데이터, 공정 데이터, 공정 후 결과 데이터를 융합 분석하여 지능형 공정장비* 개발

* 박막두께 및 식각선택비의 균일성, 재현성 확보 및 양산공정 성능유지시간 향상

- 공정결과물에 영향을 미치는 데이터(공정/장비)를 정의하고, 성능 향상을 위한 추가 데이터 수집방안 도출, 실시간 장비제어를 통한 생산성 향상 기술 개발

- 3세부와 협업**을 통한 공정/센서/결과 데이터 분석 알고리즘 최적화

** (3세부) 알고리즘 개발 - (2세부) 알고리즘 검증 및 보완사항 제공

ㅇ 산업동향

- 반도체 기업 S社는 하드마스크의 식각 선택비를 높이기 위해 수소 함량이 적은 600~650℃ ACL CVD 공정을 진행하고 있으나, 장비 한계로 인해 저온 공정을 개발 중

- CVD 기반 저온 공정(≤200℃)의 양산적용 어려운 점을 개선하기 위해 수소 함량을 감소시킬 수 있는 PVD 공정 개발의 필요성이 높아지고 있음

- 미국의 Applied Materials(AMAT)社가 전세계 반도체 PVD 시장의 약 80% 이상의 시장을 확보하고 있음

- PVD를 이용한 ACL 공정의 양산화 기술개발 추진을 위해, 장비 데이터 확보를 위한 장비 및 공정 개발과 최적 공정 조건 확보를 위한 단막, 단위 소자 데이터 수집, 분석을 연계한 다변수 머신러닝 기술이 필요

2. 지원 범위

ㅇ (장비) 신규 FDC 시스템을 활용한 PVD 박막 공정장비 구축

- 3D 플라즈마 모니터링 및 warpage 모니터링이 가능한 PVD 공정장비 모듈 개발

·RF/DC 플라즈마 bias, Wall coil bias, ESC 전압/전류의 모듈 및 전기신호 기반 상호연동 FDC(Fault Detection and Classification) 기반 장비 개발

·OES (Optical Emission Spectroscopy)를 이용한 광학 이미지 계측 시스템

·MIC(Magnification inferred curvature)의 광학신호 기반 warpage 계측시스템

·실시간 전기적/광학적/기계적 데이터 신호 처리 및 산출 기술 개발

- 공정 균일도 향상 및 불량률 감소를 위한 실시간 제어 기술 개발

- 테스트베드 연속공정을 통한 공정 불량률 모니터링 기술 개발

ㅇ (데이터) PVD를 이용한 주요 FDC 파라미터 도출 및 분석 기술 개발

- PVD를 이용한 박막 공정개발 및 주요 FDC 파라미터 도출 및 정확도 검증

- PVD 박막·소자의 화학적·물리적·광학적 분석기술 개발

- 물성 데이터/광학 시뮬레이션 결과의 상관관계 기반 소재·구조 최적화 설계 연계 기술 개발

- FDC/공정결과 데이터 간 상관관계 분석 및 정확성 검증

·공정 지능화를 위한 공정 FDC/소재 데이터 확보 및 분류

·주요 FDC 변수와 소재 물성 간 상관관계 확보

·3D 플라즈마 및 warpage 모니터링 검증

ㅇ (지능화) 데이터기반 PVD장비 최적화 운용 알고리즘 검증 및 공정불량률 감소 기술 개발

- 데이터 기반 최적 공정 조건 알고리즘 검증* 및 상관관계 분석 기술 개발

* (3세부) 알고리즘 개발 - (2세부) 알고리즘 검증 및 보완사항 제공

- 플라즈마 조건별 박막 잔류응력에 대한 공정 균일도 향상 및 불량률 감소 기술 개발

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	식각선택비	-	≥10 (oxide 2kÅ)
2	플라즈마 모니터링 포인트	ea	≥5
3	FDC/공정결과 정합성*	%	≥90
4	공정 불량률 감소** (ACL 2kÅ, 2000매 기준)	%	≥10

*  ACL(amorphous carbon layer) 공정 중 3D 플라즈마, warpage 모니터링 포함 FDC 파라미터의 양불 결과와 ACL 박막의 물성 변화의 결과 간 상관 정합성

** 지능화 적용 전후의 ACL 2kÅ막 공정 2,000매 진행 중 발생하는 공정 불량률 감소

3. 지원 필요성

ㅇ 기술적 필요성

- 국내 전력반도체 시장은 약 20억 달러로 지속적인 수요 증가가 예상되나, Si 기반 반도체 장비와 달리 SiC 기반 반도체 장비의 경우 국산화가 이뤄지지 않고 있음

- 최근 SiC 반도체에 사용되는 금속 증착 공정에 국산 PVD 장비가 개발되어 양산 평가를 진행하고 있으며, 추가적으로 소자 기업에서 하드마스크 증착 공정에 적용할 수 있는 국산 PVD 장비개발에 대한 필요성 높아짐

- 국내 PVD장비 기업의 기술력을 높일 수 있는 머신러닝 기반 공정장비 개발에 대한 지원을 통한 경쟁력 강화 제고가 필요함

ㅇ 시장 필요성

- 자율주행차, 전기자동차(EV) 등의 수요가 증가함에 따라 SiC 기반 전력반도체 산업이 급부상하고 있으며 2019~2025년 연평균 30%의 성장이 예상됨

- SiC 전력반도체 장비에 사용되는 PVD의 경우 세계 시장 규모가 2021-2028년 5.8%의 CAGR로 확대하며, 2028년까지 282억 달러에 달할 것으로 예상되나, 국내기업의 기술력 부족으로 전력반도체 산업경쟁력 강화에 제약이 있음

- 세계 PVD 시장의 약 80%를 Applied Materials社가 점유하고 있으며, 국내 시장의 경우 독점에 가까운 점유율을 보이고 있음

- 국내 PVD 시장은 2023년 8억 6000만 달러 규모로 성장 예상되기 때문에 수입 장비 대체 시 높은 경제·산업효과가 있을 것으로 기대됨

ㅇ 정책 필요성

- 정부는 글로벌 공급망 안정을 위한 여러 정책을 수행하고 있으나, PVD 장비의 경우 반도체 공정에 필수적으로 사용됨에도 불구하고 주로 미국, 일본으로부터 수입하고 있기 때문에 공급망 리스크의 대상임

- 국내 반도체 경쟁력 제고 및 현 정부의 반도체 정책 수행에 필수적으로 필요한 PVD 장비 개발에 대한 정부의 지원은 필수적임

4. 지원기간/예산/추진체계

ㅇ 기간 :  33개월 이내 (1차년도 개발기간 : 9개월)

ㅇ 정부출연금 :‘23년 13.8억원 이내(총 정부출연금 41.4억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-통합1_04-13

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

반도체 장비 지능화를 위한

공정 데이터 플랫폼 기술 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [5] 단계 〜 [7] 단계)

8

4

8

6

2

0

2

2

1

0

1. 개념 및 산업동향

ㅇ 개념

- 반도체 장비 시뮬레이션 및 공정에서 생성되는 장비·공정·환경 데이터 수집 및 분석을 통해 공정장비 성능향상* 및 이상감지 기술 개발

* 공정 결과물 성능향상, 재현성 확보, 성능유지시간 향상 등

- 장비 및 공정에서 수집한 데이터의 전처리, 가공, 통합 등의 처리과정 자동화 및 적용 알고리즘 추천 등 AI 및 데이터 활용을 위한 반도체 데이터 플랫폼 기술 개발

- 1세부, 2세부 대상장비의 최적 운영 알고리즘 개발

- 반도체 공정장비 데이터 형식 정의 및 유사장비 활용기술 개발

ㅇ 산업동향

- AMAT 등 주요 반도체 장비기업들은 자사의 장비에 공정정보를 측정할 수 있는 센서와 데이터 처리기술을 내재하여 실시간 불량감지, 효율 향상, 공정 재설정 등 장비 경쟁력 향상에 활용 중

- 공정장비별 데이터의 형식 및 규격이 서로 다르고, 다른 데이터와의 통합 검증 기회가 부족하여 반도체 장비산업에 빅데이터와 인공지능 적용에 한계가 있음

- 국내 중소·중견 장비기업이 활용가능한 데이터 형식 구축 및 유사장비 활용 가능한 데이터 플랫폼 기술개발 필요

2. 지원 범위

ㅇ 1세부, 2세부 대상 장비에서 수집되는 장비 데이터, 공정 데이터, 공정 후 결과 데이터를 통합 관리하는 데이터 플랫폼 기술 개발

- 대상 장비별 데이터 형식 개발

- 반도체 공정장비 데이터에 특화된 데이터 처리기술(전처리, 분할, 로딩, 통합 등) 개발

- 데이터간 연관관계 분석 및 유효성 자동 검증 등 데이터 분석 기술 개발

- 반도체 가상공정 데이터 기반 공정 변수 핵심 파라미터 및 빅데이터 처리

ㅇ 대상장비 성능향상을 위한 최적화 운용 알고리즘 기술 개발

- (1세부) ALD장비 성능 향상을 위한 최적 공정조건 알고리즘 개발

- (2세부) PVD장비 성능 향상을 위한 최적 공정조건 알고리즘 개발

- 공정 알고리즘 검증결과 분석 및 개선을 위한 데이터 플로우 운영기술 개발

ㅇ 반도체 장비데이터 플랫폼 활용기술 개발

- 정상, 오류 기준 지표와 학습 데이터셋 구축 지원 도구 개발

- 유사장비 데이터 및 공정 변수 추가에도 유연한 데이터 병합도구 개발

- 공정 변수별 영향도를 추적, 관리할 수 있는 데이터 형상관리 기술 개발

- 주요 공정 변수의 오류 예측과 사전 안정성을 검증할 수 있는 데이터기반 신뢰성 모니터링 기술 개발

- 유사장비 활용을 위한 데이터 서비스 API 개발

- 데이터 플랫폼과 해당 공정장비, 부품 등의 글로벌 공급망 정보 연동 분석기술

ㅇ 기술개발 개념도

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	증착 공정 기준 데이터 구축 및 학습 정확도*	종, %	10종 이상, 98% 이상 (구축 데이터 학습 및 판단)
2	공정 데이터 연관성 자동 연산 성능 (오차율)**	%	5% 이내
3	FDC, 센서 데이터 시계열 분석 정확도 (온도, 유량, 압력, 전압, 전류, RF세기, TOF, 밸브상태, 플라즈마 정보 등 )	%	98% 이상 (다변수 데이터 분류, 특징 분석 등 )
4	장비 운영 지능화 서비스***	개	5개 이상

*   공정단계/정상/오류 기준 데이터를 수집하여 학습용 데이터셋 구축

**  다수 공정 데이터 간의 상호 연관성 자동 연산 결과를 상세 검증연산으로 오차 확인

*** 장비 최적변수 관리, 이상 상태 실시간 감지, 이상 원인 분석, 가상 운전 및 원격 가시화

3. 지원 필요성

ㅇ 기술적 필요성

- 반도체 소자 미세공정의 난이도가 높아지면서, 데이터 기반으로 새로운 공정변수를 최적화하는 자동화 기술의 요구가 높아짐

- 반도체 산업 현장에서는 다양해지는 생산 소자의 종류에 따라, 단위 장비와 공정에서 변화하는 공정변수를 신속하게 결정함으로써, 수율을 안정적으로 유지하기 위한 기술 공급이 필요한 상황임

ㅇ 시장 필요성

- 반도체 장비 기업은 데이터 전문 인력 부재와 소프트웨어 기술의 확보가 충분하지 못해, 주요 데이터를 제품 품질 향상에 제대로 활용하지 못하는 문제가 발생하고 있음. 데이터 활용과 제품 고도화를 추진할 수 있는 장비 데이터 도구와 기술의 공급이 시급한 상황임

- 자동화 효율을 높여 최대한 다양한 공정 조건에 대한 테스트, 시뮬레이션을 수행하여, 양산 전 준비, 테스트, 운영 시간의 효율성을 높이는 기술 확보로 글로벌 경쟁력 확보 필요

ㅇ 정책 필요성

- 반도체 장비는 공급망 위험을 줄이기 위해 필수 장비의 국산화 비율을 높여야 하며, 글로벌 장비에 대한 경쟁력 확보가 필요함

- 반도체 장비 공정 지능화는 실시간 모니터링, 측정 기술, 데이터 분석 기술, 공정 기술이 통합적으로 운영되어야 목표 기능을 구현할 수 있으며, 정부 정책 지원을 통해 다양한 기간의 원천, 기반 기술을 통합해야 함

4. 지원기간/예산/추진체계

ㅇ 기간 :  33개월 이내 (1차년도 개발기간 : 9개월)

ㅇ 정부출연금 :‘23년 10억원 이내(총 정부출연금 30억원 이내)

ㅇ 주관기관 : 제한없음 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-통합2_01-14

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립 □ R&D자율성트랙(지정)

총괄

품목명

600W급 EUV 펠리클 양산용 금속성 탄화물소재 기반 제조장비 및 검사기 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

4

8

6

2

0

4

0

0

0

1세부품목명

(1세부) 600W급 EUV 펠리클 제조를 위한 금속성 탄화물소재 기반

박막 증착 및 열처리장비 개발

2세부품목명

(2세부) 600W급 EUV 펠리클 멤브레인 제조를 위한 고균일도

습식 식각 및 세정장비 개발

3세부품목명

(3세부) EUV 펠리클 품질평가를 위한 멤브레인

표면결함 검사용 고속 가변초점 검사장비 개발

1. 개념 및 산업동향

ㅇ 개념

- 600W급, EUV 펠리클 양산용 금속성 탄화물소재* 기반 ① 박막 증착 및 열처리장비, ② 고균일도 습식 식각 및 세정장비 및 ③ 고속 가변초점 펠리클 검사장비 개발을 통해 반도체 노광 수율을 획기적으로 향상시킬 수 있는 펠리클 제조를 위한 핵심 장비 3종 개발

* 대표적인 후보소재로 Mo, Zr, Y, B 등 금속성-카바이드 혹은 화합물 소재가 활발히 연구중임

- (1세부) 600W급 EUV 펠리클 제조를 위한 금속성 탄화물소재 기반 박막 증착 및 열처리장비 개발

- (2세부) 초박막(<30nm), 대면적(110x143mm2) 멤브레인 제조를 위한 고균일도 습식식각 및 세정장비 개발

.

- (3세부) EUV 펠리클 품질평가를 위한 멤브레인 표면결함 검출용 고속 가변초첨 검사장비 개발

ㅇ 산업동향

- (펠리클 박막 제조용 증착 및 열처리 장비) 1세대(350W급) 양산용 펠리클 제조를 위한 증착장비로는 독일 S사 클러스터 스퍼터링 시스템으로 알려져 있으며, 장비 가격은 100억원 수준임

- 1세대 및 2세대급(600W급) 이상 적용가능 범용 증착장비 국산화 개발을 위해서는 두께 정밀제어, 잔류응력제어, 탄화 및 열처리 공정 기술 등을 포함한 진공물류 기반 결함 제어 기술이 필수적임

- (멤브레인 제조용 식각 및 세정장비) 1세대 양산용 펠리클 멤브레인 제조를 위한 식각장비는 반도체 생산 시 사용되어왔던 wet-station을 개조하여 활용 중이나 2세대급 후보 소재의 식각공정에는 적합하지 않아, 식각/세정 및 조립 일괄 장비 개발이 시급함

- (펠리클 표면결함 고속 검사장비) DUV 펠리클 외관 검사장비는 F사, A사, S사 등에서 개발하여 양산 적용 중이나, 수십 나노미터의 매우 얇은 EUV 펠리클 막은 진동으로 인한 렌즈의 포커싱 에러 및 검출력 저하 문제로 기존 검사기 적용이 불가함

2. 지원 범위

ㅇ 기술개발 모식도

			개발 총괄
			펠리클 전용 장비 개발 총괄
전공정 장비 개발			2. 후공정 장비 개발			3. 제품/공정 평가 장비 개발
펠리클 제조용 증착 및 열처리장비			멤브레인 제조용 후면 습식 식각/세정장비			펠리클 멤브레인 표면결함 고속 검사장비

- (1세부) 600W급 EUV 펠리클 제조를 위한 금속성 탄화물소재 기반 박막 증착 및 열처리 장비 개발 지원

- (2세부) 600W급 EUV 펠리클 멤브레인 제조를 위한 고균일도 습식 식각 및 세정 장비 개발 지원

- (3세부) EUV 펠리클 품질평가를 위한 멤브레인 표면결함 검사용 고속 가변초점 검사장비 개발 지원

ㅇ 총괄과제의 역할 및 기능

- EUV 펠리클 공급망 안정화 및 차세대 펠리클 제조산업 기반 확보를 위한 전문 인력, 제조 및 분석 인프라 협력 모델 구성

- 세부과제 종합관리 및 개발장비의 사양 및 사업추진방향 조정

- 연구개발을 통해 획득된 유무형의 성과물 관리, 사업화 전략 수립 지원

- 사업성과(실적) 관리 및 보고 총괄 등

- 1~3세부 개발 펠리클 전공정 및 후공정 설비의 공동운영 및 기술 지원*

- 1~3세부 연계 펠리클 부품 성능 평가 지원 및 full size 시작품 제작 지원

핵심 성능지표		단위	달성목표
1	EUV 투과도	%	>90%(@110x143mm2)
2	EUV 투과도 균일도	%	0.4(3σ@110x143mm2)

* 1세부: 증착/열처리장비 성능검증을 위한 2, 3세부 개발 장비 평가 및 협력모델 강화

* 2세부: 식각/세정장비 성능검증을 위한 1, 3세부 개발 장비 평가 및 협력모델 강화

* 3세부: 검사장비 성능검증을 위해 1, 3세부 및 다양한 수요처 평가 기술 지원

3. 지원 필요성

ㅇ 파운드리 시장에서 TSMC와 국내 소자기업의 점유율 격차(TSMC 53.6% vs. S사 16.3%, 2022년 1분기 기준)는 EUV 공정* 안정성 및 공정 수율 격차에 근거함

* EUV 공정은 최첨단 반도체 공정으로, 기존 반도체 공정인 ArF 공정에 비해 광원 파장이 짧아 (193 nm → 13.5 nm) 더욱 미세한 회로를 그릴 수 있는 기술

ㅇ 국내 소자기업들이 EUV 공정 효율 및 수율 향상을 위해서는 펠리클 도입이 필수적임. 그러나 EUV 펠리클 제조를 위한 기술적 난도가 매우 높아 국산 펠리클 개발이 지속 지연되고 있음

ㅇ EUV 공정은 EUV 노광장비의 출력이 향상되는 방향으로 발전하고 있으며, 그에 따라 펠리클의 요구스펙은 지속적으로 강화되고 있음. 2025년부터 600W급 펠리클의 도입이 요구될 것으로 예상됨. 이후에도 새로운 펠리클 소재 및 공정기술의 개발이 계속해서 요구되나, 현재 국내 상황은 350W급의 1세대 펠리클 대응에만 주력하고 있어 미래에 대한 대비는 미진한 상황임

ㅇ (펠리클 박막 제조용 증착 및 열처리 장비) 1세대 펠리클 소재 증착장비는 기존 스퍼터 장비 업체*에서 기존 기술을 바탕으로 대응 가능하나, 2세대 증착장비*는 증착 도중 열처리, 결정화가 동시에 이루어지거나 클러스터 타입 혹은 인라인 타입의 신규 설계가 필요할 것으로 판단되어 향후 개발이 필요함

* 기존 장비업체(Singulus, Applied Materials, Veeco 등)를 통해 장비 발주시 입고까지 2년 이상이 소요됨

- 그러나 2세대 유력 후보소재인 금속성 탄화물은 기판의 degassing, 자연산화막 제거, 금속 및 금속화합물 증착, carbon source 기반 열처리 공정이 하나의 클러스터 시스템 또는 인라인 시스템에서 이루어져야 오염을 방지할 수 있어 양산화 진입장벽이 매우 높음

ㅇ (멤브레인 제조용 식각 및 세정장비*) 국내 소자기업들은 EUV 공정에 아직 펠리클을 적용하고 있지 않으나 공정 미세화가 진행됨에 따라 향후 대량투입을 위해 수율 30% 이상의 펠리클 습식 식각 장비의 수요가 예상됨. 국내 몇몇 습식 식각‧세정 업체들이 있으나 반도체 전공정용 금속 및 산화물 식각용 설비 개발사들이며, 수십나노 두께의 펠리클 멤브레인 제조용 장비 개발 경험은 없는 상황임. 현재 국내의 EUV 펠리클 습식 장비는 반도체 생산 시 사용되는 wet-station을 개조하여 활용중이나 초박막 멤브레인 제작에는 적합하지 않아, 해당 장비 개발이 시급함

* 나노박막 적층 구조에서 웨이퍼의 가운데 영역을 습식 식각하여 프리스탠딩 박막 구조를 형성하는 장비

- 8인치 이상의 웨이퍼를 식각하여 30nm 이하의 극히 얇은 프리스탠딩 멤브레인을 구현하기 위해, 식각공정에서의 defect, residue, 식각균일도, 스트레스 제어, 온도 균일성 등 다양한 파라미터의 정밀 제어 기술이 요구됨

ㅇ (펠리클 표면결함 고속 검사장비) EUV 펠리클용 고속 외관 검사장비는 기존 DUV 펠리클 기술을 바탕으로 국내에서는 F사, A사, S사 등에서 개발 중이나, 매우 얇은 EUV 펠리클 막의 진동으로 인한 렌즈의 포커싱 에러 및 검출력 저하 문제의 해결책이 없는 상황임. EUV 펠리클 막 떨림에 대한 효과적인 대응 방법 및 펠리클 전·후면 결함 프로파일 리뷰를 위한 새로운 기술이 요구됨

- 프리스탠딩 멤브레인과 프레임을 결합하고 결함 및 품질 검사 공정이 요구됨

- 나노멤브레인 핸들링(변형, 진동으로 인한 파손 방지) 기술 및 입자·비입자성 오염에 대한 고속 검사 및 멤브레인 떨림으로 인한 검출력 저하 방지 기술 필수적임

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 :  9개월)

ㅇ 정부출연금 :‘23년 38억원 이내(총 정부출연금 152억원 이내)

- (총괄) 1억원 이내 (총 정부출연금 4억원 이내) 세부과제는 각 품목요약서 참조

ㅇ 주관기관 : 제한없음 (혁신제품형)

ㅇ 기술료 징수여부 : 비징수

품목번호

NIS-반도체공정장비-통합2_02-15

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

600W급 EUV 펠리클 제조를 위한 금속성 탄화물소재 기반 박막 증착 및 열처리장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

4

8

6

2

0

4

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- 600W급 EUV 펠리클 양산화를 위한 금속성 탄화물소재* 기반 박막 증착 및 열처리 장비 개발

- Particle-free 펠리클 박막 제조를 위해 금속 증착, 탄화용 열처리 및 잔류응력 제어가 진공 물류를 통해 일괄 진행되는 시스템임

* Mx-C 구조로써, Mx로 Mo, Zr, Y, B 등이 포함됨

* 보호막 소재 없이 열충격 및 수소 플라즈마 내구성을 동시 만족하는 단층막 코어 소재임

- (제품형태) 기판 degassing, 박막 증착, 분위기 열처리, 잔류응력 제어 공정이 하나의 클러스터 시스템 혹은 물류를 통해 in-line 형태로 일괄 진행되는 장비. 또한 박막 증착 시 기판(웨이퍼) 및 챔버 내부 환경 모니터링 시스템을 통한 실시간 공정진단 기술도 포함된 박막증착 및 열처리 제조 시스템

- (기술형태) 주요 기술은 ① 막 특성 및 오염 방지를 위한 초고진공 시스템 설계 및 제작기술, ② as-dep. 박막의 잔류응력 제어 기술, ③ 실시간/다중 작업이 가능한 정밀 제어시스템 기술, ④ 850℃ 이상 고온 탄화 및 열처리 기술, ⑤ 온도 균일도 제어 기술임

ㅇ 산업동향

- 국내 소자업체에서 그래파이트(NGF: nano-graphite film)를 이용한 펠리클 연구를 진행중임. 투과율은 약 87%로 투과도 개선과 대면적화, 수소 플라즈마 내구성 확보, 공정 자동화 등의 해결과제가 아직 남아 있음

- 국내 S사 및 F사는 다양한 후보소재 중, 금속 실리사이드, 금속성 탄화물, 탄소계 소재 등을 기반으로 개발 중인 것으로 알려져 있음. 그러나 여전히 열적 안정성, 잔류응력 제어, 수소 플라즈마 내구성 확보 등 연구 개발이 필요한 상황임

- ASML의 경우 금속 실리사이드 기반 88% 이상 고투과 특성이 확보된 1세대 펠리클을 상용화하였음. 해당 소재는 노광기 power 350W 수준에서만 적용 가능하며 수소 플라즈마 내구성 개선 연구가 필요한 상황임

- 이러한 문제로 인해 TSMC 및 ASML을 중심으로 90% 이상 투과도, 600W 이상 동시 대응 가능한 2세대 펠리클 원천 소재 확보, 해당 공정 및 장비 개발에 집중하고 있음

- (시장규모 및 전망) 전세계 EUV 펠리클 시장전망은 ‘21년 10,000(ea)에서 ’24년 45,000개 이상으로 증가 예상 (1세대: ~$20,000/ea. 2세대:~$35,000/ea)되며 이는 반도체 선폭이 좁아짐에 따라(7nm→3nm) 필요 펠리클 수가 증가하는 것으로, 펠리클 제조를 위한 증착장비 시장 또한 성장할 것으로 예상됨

- 현재 펠리클 멤브레인 제조 수율이 10% 미만인 것을 감안하면‘24년 수요 기준으로 450,000장/년 생산이 필요한 상황이며, 펠리클 수요 대응을 위한 증착 장비 1기당 월 생산량은 2,600장(30nm 두께 기준)으로 예측되며 이는 26,000장/년 수준의 Capa임

-  따라서, 펠리클 제조를 위한 전용 증착장비 필요 장비수는 17대(450,000/26,000) 수준이며, 후공정 제조 수율에 따라 조금씩 달라질 수 있지만 총 17대 내외의 신규 장비 시장이 24년까지 개화될 것으로 예측됨

- 예상 장비 가격 기준(100억/대), 2024년도에 약 1,700억원 글로벌 시장 규모가 예상되며, 신규 장비로 인해 연간 200~300억 수준의 추가 매출이 발생할 것으로 판단됨

- (국내외 경쟁자) EUV 펠리클 나노박막 제조를 위한 전용 증착기를 개발하는 국내외 업체는 아직 없으나 스퍼터 장비 사업을 영위하는 기업(A사, E사, A사, S사 등)은 다수 존재함. 반도체용 증착기 제조사로 잘 알려진 미국의 AMAT, Veeco와 일본의 ULVAC, 독일의 Singulus가 있으나 반도체 전공정 및 후공정 설비에 집중하고 있으나, 2세대 펠리클 제조를 위한 전용 설비는 존재하지 않음

2. 지원 범위

ㅇ 기술개발내용

- RF 및 DC plasma source를 포함한 박막 증착장비 기술

- 막 특성 확보 및 오염방지, 균일도 제어를 위한 초고진공 시스템

- 증착 두께 보정을 위한 Magnetron 설계 및 Magnetron rotation mechanism 최적화 기술과 파워 보정 알고리즘 개발

- 기판 손상 없이 산화막 제거를 위해 Dual Frequency 기술이 적용된 고밀도 플라즈마 소스의 pre-cleaning 장비 기술

- 탄소 잔류물 제거를 위한 H2 플라즈마 처리기술

- 오염방지를 위한 물류 이송 시스템 및 두께 측정을 위한 비파괴 계측시스템

- 펠리클 멤브레인 결정화 및 잔류응력 제어 기술

- 고온 탄화용 열처리(850℃ 내외) 및 온도 균일도 제어 기술

- 두께 균일도(±2%)가 확보된 금속성 탄화물 후처리 기술

- 시뮬레이션 기반 장비 플라즈마/열/구조 해석기술

- 기판 및 나노박막 계면 잔류응력 예측을 위한 시뮬레이션 기술

- 개발 장비를 통해 개발한 소재의 물성 DB 구축 및 공정 feedback

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	잔류 응력	MPa	100∼200
2	증착 두께 균일도	%	≤±2 (1σ @110x143mm2)
3	EUV 투과도 균일도*	%	0.4(3σ @110x143mm2)
4	결함 제어**	EA	0(>2μm @110x143mm2)

* 총괄 및 2세부 협력 성능지표, ** 3세부 협력 성능지표

3. 지원 필요성

ㅇ 기술적 필요성

- 금속 탄화물은 EUV에 대해 90% 이상의 투과율을 가지고 매우 높은 인장강도와 열적 안정성, 높은 기계적 강도를 지니는 반면 양산화 진입 장벽이 매우 높음

- 개발 장비는 기판의 degassing, 자연 산화막 제거, 금속 및 금속화합물 증착, carbon source 기반 열처리 공정이 하나의 클러스터 시스템 또는 인라인 시스템에서 이루어져야 오염을 방지할 수 있음

- 또한 공정 압력 제어 유연성과 다양한 펠리클 후보 소재 공동 활용이 가능하도록  DC 및 RF 박막증착 및 열처리 복합 장비 개발이 요구됨

ㅇ 시장적 필요성

- 국내 소자기업들이 EUV 공정 효율 및 수율 향상을 위해서는 펠리클 도입이 필수적인 반면 EUV 펠리클 제조를 위한 기술적 난도가 매우 높아 국산 펠리클 개발이 지속 지연되고 있음

- EUV 공정은 EUV 노광장비의 출력이 향상되는 방향으로 발전하고 있으며, 그에 따라 펠리클의 요구스펙은 지속적으로 강화되고 있음. 2025년부터 600W급 펠리클의 도입이 요구될 것으로 예상됨

- 또한 새로운 펠리클 소재 및 공정기술의 개발이 계속해서 요구되나, 현재 국내 상황은 350W급의 1세대 펠리클 대응에만 주력하고 있어 미래에 대한 대비는 미진한 상황임

- 1세대 350W급 펠리클 양산을 위한 증착장비는 기존 소자 제작용 장비 기술을 바탕으로 대응 가능하나, 2세대 600W급 이상 제품은 신규 장비 개발이 필수적임

ㅇ 정책적 필요성

- 4차 산업혁명, 인공지능 반도체 등 차세대 반도체가 차세대 성장 동력으로 부각되고 있고 반도체를 혁신 성장 전략 투자 분야로 지정, 국가 차원에서 전략을 수립하고 집중적으로 지원하고 있음

- 펠리클 부품 국산화 및 기술 자립을 위해 산업부 및 과기부 산학연 협력 모델 강화 방안으로“현재 공급망 안정화”와 “미래 공급망 리딩”을 함께 대응할 수 있는 R&D 투자방향 설정 필요

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 :  9개월)

ㅇ 정부출연금 :‘23년 13억원 이내(총 정부출연금 52억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-통합2_03-16

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □ 대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

600W급 EUV 펠리클 멤브레인 제조를 위한 고균일도 습식 식각 및 세정장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

8

4

8

6

3

0

1

0

5

0

1. 개념 및 산업동향

ㅇ 개념

- 600W급 EUV 노광기 적용이 가능한 2세대 EUV 펠리클용 대면적(110×143mm2)의 초박막(<30nm) 멤브레인 제조를 위한 양산형 습식 식각 및 세정장비 개발

- 나노박막/웨이퍼 적층 구조에서 웨이퍼의 가운데 영역을 습식 식각하여 프리스탠딩 박막 구조를 형성하는 장비이며, 웨이퍼를 식각하여 30nm 이하의 극히 얇은 프리스탠딩 멤브레인을 구현하기 위해, 식각공정에서의 결함, 잔유물, 식각균일도, 온도 균일성 등 다양한 파라미터의 정밀 제어가 중요함

- (제품형태) 웨이퍼 습식 식각, 세정 및 건조 공정이 하나의 물류를 통해 batch 형태로 일괄 진행되는 형태. 또한 웨이퍼 식각 시 기판(웨이퍼) 및 챔버 내부 환경 모니터링 시스템을 통한 실시간 공정 진단 기술도 포함된 펠리클 양산 시스템

- (기술형태) 주요 기술은 ① 웨이퍼(기판) 식각 균일도 제어를 위한 식각액 온도 및 농도 분포 제어 시스템 설계 및 제작 기술, ② 식각 후 초박막의 습식 세정 제어 시스템 설계 및 제작 기술, ③ 초박막 상 입자 결함에 대한 물리 세정 기술, ④ 습식 세정 후 건조속도 제어를 통한 초박막의 응력 제어 시스템 설계 및 제작 기술, ⑤ 웨이퍼(기판) 및 프리스탠딩 멤브레인의 인라인 핸들링 제어 시스템 설계 및 제작 기술, ⑥ 폐액 저감을 위한 폐액 처리기술임

ㅇ 산업동향

- 국내 소자업체들은 아직 EUV 공정에 펠리클이 미적용 중이나 공정 미세화가 진행됨에 따라 향후 대량 투입을 위해 수율 30% 이상 펠리클 습식 식각장비의 수요가 폭발적으로 증가할 것으로 예상됨

- 국내 몇몇 습식 식각‧세정 업체들이 있으나 반도체 전공정용 금속 및 산화물 식각용 설비 개발사들이며 초박막 펠리클 멤브레인 제조용 장비 개발 이력이 전무한 상황임

- 미츠이화학(日) 등에서 펠리클 식각/세정 장비를 개발하여 양산에 적용중이나 국내 펠리클 제조사에는 판매 및 공급이 불가함

- TSMC 또한 해당 공정 및 장비를 자체 개발하여 내재화한 것으로 알려짐

- (시장규모 및 전망) 전 세계 EUV 펠리클 시장 전망은 ‘21년 10,000(ea)에서 ’24년 45,000개 이상으로 증가 예상 (1세대: ~$20,000/ea. 2세대:~$35,000/ea)이며 이는 반도체 선폭이 좁아짐에 따라(7nm→3nm) 소요 펠리클 수가 증가하는 것으로, 펠리클 제조를 위한 식각 및 세정 장비 시장 또한 성장할 것으로 예상됨

- 현재 펠리클 멤브레인 제조 수율이 30% 미만인 것을 감안하면‘24년 수요 기준으로 450,000장/년 생산이 필요한 상황이며, 본 개발 장비를 통한 2세대급 펠리클 박막의 생산량은 월 1,500장(30nm 두께 단일막 기준) 규모로 예측되며 이는 18,000장/년 수준임

- 따라서, 450,000개의 펠리클 나노박막을 생산해 펠리클 멤브레인을 제작하는 데 필요한 증착기 수는 450,000/18,000 = 25대로, 증착기의 생산 속도 및 멤브레인 수율에 따라 조금씩 달라질 수 있으나 연 25대 규모에서 연평균 15%씩 요구 대수가 증가할 것으로 예상됨

- 장비 가격은 60억/대 수준으로 예상되어 장비 매출에 한정했을 때 2024년 기준 1,500억 정도의 세계 시장 규모가 형성될 것으로 보이고, 신규 장비로 인해 연간 200~300억 수준의 추가 매출이 발생할 것으로 판단됨

- (국내외 경쟁자) EUV 펠리클 나노박막 제조를 위한 전용 습식 식각 및 세정기를 개발하는 국내외 업체는 아직 없는 것으로 알려져 있음. 반도체용 식각기 및 세정 장비 제조사로 잘 알려진 미국의 AMAT, Lam Research, 일본의 SCREEN, TEL, Shibaura Mechatronics, 한국의 S사 등이 있으나 반도체 공정용 설비에 집중하고 있어, EUV 펠리클 전용 설비는 부재함

2. 지원 범위

ㅇ 기술개발내용

- 표면장력 최소화를 위한 에천트 및 세정액 최적화 기술

- 멤브레인 데미지 최소화를 위한 에천트 및 세정액 auto-feed 기술

- 균일 식각을 위한 용액 농도 균일성 및 기포 제어 기술

- 공정 안정성 및 자동화, 폐액 저감을 위한 폐액 처리 기술

- 용액 흐름 제어를 위한 inlet, outlet 설계 기술

- 표면에너지 최적화를 위한 bath 온도 및 습도(분위기) 제어 기술

- Bath 진동 저감 및 용액 요동 제어 기술

- 멤브레인 상의 오염물 제거를 위한 세정액 제조 기술

- 멤브레인 데미지 최소화를 위한 세정액 분사 기술

- 응력 최소화를 위한 멤브레인 건조 시스템

- 기판(웨이퍼) 및 멤브레인 handler 정밀 제어 및 진동 저감 기술

- 인라인 handling 및 조립 기술

- Batch type 후면 식각을 위한 지그 설계 및 제조 기술

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	웨이퍼 습식 식각율	um/hr	20 이상
2	웨이퍼 습식식각속도 균일도	%	5 이내
3	습식세정 후 멤브레인 내 파티클 수*	EA	0 (15um 이상 @110x143mm2))
4	EUV 투과도 균일도**	%	0.4(3σ @110x143mm2))

* 3세부 협력 성능지표, ** 총괄 및 1세부 협력 성능지표

3. 지원 필요성

ㅇ 기술적 필요성

-  후면식각 공정에서 발생하는 Intrinsic, Extrinsic 불량 요인에 의한 노광기 내 파손 위험 최소화 및 제품화 수율 향상을 위해 펠리클 제조 4대 핵심장비 중 멤브레인 제조용 습식 식각장비 기술력 확보를 최종목표로 설정하고 해당 장비와 연계된 부품‧장비‧자동화물류기술 등 패키지 지원이 필요함

-  웨어퍼상에 증착된 펠리클 적층 구조에서 웨이퍼를 식각하여 30nm 이하 프리스탠딩 멤브레인을 구현하기 위해, 식각공정에서의 결함, 잔유물, 식각균일도, 온도 균일성 등 다양한 파라미터의 정밀 제어가 중요함

ㅇ 시장적 필요성

-  국내 소자업체들은 EUV 공정에 아직 펠리클을 적용하고 있지 않으나 23년 3분기 도입을 목표로 하고 있으며, 공정 미세화가 진행됨에 따라 향후 대량 투입될 것으로 예측됨. 따라서 현 30% 수율 대비 높은 수율의 식각장비가 필요한 상황

-  국내 몇몇 습식 식각‧세정 업체들이 있으나 반도체 웨이퍼용 전공정용 금속 및 산화물 식각용 설비 들이며 펠리클용 멤브레인 제조장비 개발 경험은 없음

-  미츠이화학(일본) 등에서 펠리클 습식식각 장비를 개발하여 양산에 적용 중이나 국내 펠리클 제조사에는 판매 및 공급이 불가함

ㅇ 정책적 필요성

-  개발지원을 통해 세계적인 수준의 펠리클 멤브레인 제조 전용 식각장비를 국내 개발하여 상대적으로 열세인 국내 반도체 습식 식각/세정 관련 소부장 산업을 육성하고 궁극적으로 반도체 산업의 전반적 경쟁력을 한층 높임

-  관련 기술들을 통합 과제로 개발 추진함으로써 재료, 생산장비, 검사장비 간의 연계성과 현장 적용성을 높여, 양산 수율을 극대화하고 이를 통해 국가 간 선도 경쟁에서 유리한 위치 확보

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 : 9 개월)

ㅇ 정부출연금 :‘23년 12억원 이내(총 정부출연금 48억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

품목번호

NIS-반도체공정장비-통합2_04-17

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체장비

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

EUV 펠리클 품질평가를 위한 멤브레인 표면결함 검사용 고속 가변초점 검사장비 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 4단계 〜 [종료] 7단계)

9

0

3

1

4

9

9

0

0

0

1. 개념 및 산업동향

ㅇ 개념

- EUV 펠리클 표면에 부착된 직경 1um 이상 크기의 입자성 오염 및 crack 등의 결함 검출이 가능한 검사장비로, 검사 도중 펠리클 멤브레인의 떨림으로 인한 검출력 저하를 고속 가변초점 기술을 통해 극복할 수 있는 장비

- 검출력 이외에도 검사 도중 EUV 펠리클의 나노두께 멤브레인이 파손되지 않는 핸들링(변형, 진동, 가속 제어) 기술을 포함함

- (제품형태) 고속 가변초점 렌즈를 핵심 부품으로 카메라와 조명을 포함하는 머신 비전 광학계로, 펠리클 및 마스크에 장착된 펠리클을 고정하고 tilt, z-축 보정, 정렬 등의 기본 교정과 검사 수행 시 펠리클의 고정밀 이송을 담당하는 스테이지를 포함하고, down flow를 통한 추가 입자오염 억제 부품, SMIF(Standard Mechanical Interface: 스미프)에서 스테이지로의 펠리클 이송 시 손상을 억제하는 핸들러를 포함하는 하드웨어 검사기, 또한 이미지 프로세싱을 통한 SNR(Signal to Noise Ratio) 향상 및 true/false 결함 판단 알고리즘을 포함하는 소프트웨어 기술을 포함

- (기술형태) 주요 기술은 ① EUV 펠리클 멤브레인의 변형을 최소화하기 위한 stage to SMIF transfer 기술, ② 가시광 영역에서 불투명한 EUV 펠리클 멤브레인 전후면 결함검사를 위한 flip과 loading을 수행할 때 펠리클 파손을 방지하기 위한 정밀 핸들러 기술, ③ 검사를 위한 stage moving 중 out-of-plane 방향으로 진동하는 펠리클 표면에 대해 in-focus를 유지하기 위한 가변초점 렌즈기술과 EDoF(Extended Depth-of-Focus: 초점 심도 확장) 이미지 고속 형성 소프트웨어 기술

ㅇ 산업동향

- Lasertec(日)은 펠리클 부착 EUV 마스크 검사 장비를 출시하였으나, 외관검사장비가 아닌 마스크 패턴면 결함을 20nm 이하의 검출력으로 검사하기 위한 고가의 장비임

- EUV 펠리클 외관검사 전용으로, 멤브레인의 진동을 실시간으로 추적하며 고속으로 검사하는 고속 가변초점기술이 적용된 검사장비는 세계적으로도 출시되지 않음

- (시장규모 및 전망) EUV 펠리클 막 떨림에 대한 효과적인 대응 방법 및 펠리클 전·후면 결함 프로파일 리뷰를 위한 새로운 기술이 요구되며 개발 성공 시, 그간 초점 오류로 인해 검출하지 못했던 펠리클 표면 입자 결함을 추가 검출함으로써 제조된 펠리클의 출고 품질 향상에 기여할 뿐만 아니라, 노광공정에 펠리클 적용 시 missing defect에 의한 웨이퍼 error 발생이 감소하여 웨이퍼 사고율을 줄일 수 있음

- EUV 펠리클 완성품 1매당 필요한 최소 검사 횟수는 4번으로, EUV 펠리클 제조사의 출고 품질검사, EUV Mask 제조사의 펠리클 입고 품질검사, Mask에 부착된 펠리클을 fab으로 출고할 때의 출고 품질검사, fab에서 노광공정에 사용되기 전 수행되는 주기적인 품질검사가 있음

- EUV 펠리클 검사기는 최소 2시간에 1매의 펠리클을 검사해야 양산에 사용될 수 있을 것으로 예상되며, 가동률을 80%로 계산했을 때 연간 3,500매의 펠리클을 검사할 수 있음

- 따라서, ‘24년 45,000개의 양산용 펠리클 전량을 검사하는 데 필요한 검사기 수는 45,000*4/3500 = 51.4대로, 검사기의 검사속도 및 가동률에 따라 조금씩 달라질 수 있으나 ‘24년 50대 요구수준에서 연평균 15%씩 요구 대수가 증가할 것으로 예상됨

- 장비 가격은 30억/대 수준으로 예상되며, 따라서‘24년 기준 세계 시장 규모는 1,500억 수준으로 판단됨. 연평균 15% 추가 발생하는 장비 수요에 따라 연간 200~300억 정도의 추가 매출 발생할 것으로 보이며, 본 검사장비의 도입이 전체 반도체 시장에 미치는 영향은 더욱 클 것으로 예상됨

- (국내외 경쟁자) 반도체용 검사기로 잘 알려진 미국의 KLA와 일본의 Lasertec이 있으나 초고해상도의 광학 또는 e-beam 검사 기술이나 actinic 광원을 사용하는 검사 기술에 개발의 초점이 맞추어져 있으며, EUV 펠리클 품질평가 전용의 검사기를 개발하는 국외 업체는 아직 없는 것으로 알려져 있음. 국내에서는 기존 DUV 펠리클 검사장비 기술을 바탕으로 F사, A사, S사 등에서 EUV 펠리클 품질검사 장비를 개발 중이나, 매우 얇은 EUV 펠리클 막의 진동으로 인한 포커싱 에러 및 검출력 저하 문제를 극복하기 위한 근본적인 해결책은 없는 것으로 알려져 있음

2. 지원 범위

ㅇ 기술개발내용

- 고속 가변초점 검사 광학계 설계 및 최적화 기술

- 고속 가변초점렌즈 전원 안정화 및 검사속도 향상을 위한 제어 기술

- 펠리클 소재의 반사/흡수 특성에 따른 검사기 조명계 설계 및 필터 기술

- EDoF 이미지 고속 형성 전용 소프트웨어 개발

- 펠리클 표면결함 자동 검출 및 분석 소프트웨어 기술

- True/false defect 판단 알고리즘 기술

- 펠리클 멤브레인 진동 추적 및 검사 광학계 초점 동조 제어 기술

- 검출력 평가 표준 입자 결함 시편 제조 기술

- 표준 입자 결함(크기제어) 시편 기반 검출력 성능 평가 기술

- Full size 펠리클 부품 표면결함 검사 성능 평가

- Handler 설계, 정밀 제어 및 진동 저감 기술 (loading, unloading, grab, flip)

- 추가 입자 오염 억제를 위한 down flow 기술

ㅇ 핵심목표성능

핵심 성능지표		단위	달성목표
1	표면 결함 검출 크기	um	≤1.0
2	초점 가변 범위	um	≥300
3	초점 가변 속도	Hz	≥2,000
4	검사 속도*	min	≤15 (@110x143mm2)

* 2세부 협력 성능지표

3. 지원 필요성

ㅇ 기술적 필요성

-  EUV 펠리클용 고속 외관 검사장비는 기존 DUV 펠리클 검사 기술을 바탕으로 F사, A사, S사 등에서 개발 중이긴 하나, 매우 얇은 EUV 펠리클 막의 진동으로 인한 렌즈의 포커싱 에러 및 검출력 저하 문제의 해결책이 없는 상황임. EUV 펠리클 막 떨림에 대한 효과적인 대응방법 및 펠리클 전·후면 결함 프로파일 리뷰를 위한 새로운 기술이 요구됨

-  개발 성공 시, 그간 초점 오류로 인해 검출하지 못했던 펠리클 표면 입자 결함을 추가 검출함으로써 제조된 펠리클의 출고 품질 향상에 기여할 뿐만 아니라, 노광공정에 펠리클 적용 시 missing defect에 의한 웨이퍼 error 발생이 감소하여 웨이퍼 사고율을 저감할 수 있음

ㅇ 시장적 필요성

-  전 세계 펠리클 시장 전망은 ‘21년 10,000(ea)에서 ‘24년 45,000개 이상으로 증가 예상이며 이는 반도체 선폭이 좁아짐에 따라(7nm→3nm) 소요 펠리클 수가 증가하는 것으로, 품질평가가 필요한 펠리클 수가 급증할 예정

-  레이져텍(日) 등에서 펠리클이 부착된 EUV 마스크의 검사를 위한 장비를 출시하였으나, 외관검사 장비가 아닌 마스크 패턴 면 결함 검출력을 위한 장비임

-  EUV 펠리클 외관검사 전용으로, 멤브레인의 진동을 실시간으로 추적하며 고속으로 검사하는 고속 가변초점 기술이 적용된 검사장비는 세계적으로도 출시되지 않음

ㅇ 정책적 필요성

-  파운드리 시장에서 TSMC와 국내 소자 기업의 점유율 격차 (TSMC 53.6% vs. S사 16.3%, 2022년 1분기 기준)는 EUV 공정 안정성 및 공정 수율 격차에 근거하며, EUV 공정의 효율 및 수율 향상을 위해 EUV 펠리클 도입은 필수적임

-  2021년부터 자체 개발한 EUV 펠리클을 파운드리 양산에 도입한 TSMC와는 다르게 국내 S사의 경우 23년도 EUV 펠리클 양산 적용을 계획하고 있으며, 이에 따라 EUV 펠리클 품질평가용 검사장비 개발이 시급해진 상황임

-  펠리클 부품 국산화 및 기술 자립을 위해 산업부 및 과기부 산학연 협력 모델 강화 방안으로“현재 공급망 안정화”와 “미래 공급망 리딩”을 함께 대응할 수 있는 R&D 투자방향 설정 필요

4. 지원기간/예산/추진체계

ㅇ 기간 :  45개월 이내 (1차년도 개발기간 : 9 개월)

ㅇ 정부출연금 :‘23년 12 억원 이내(총 정부출연금 48 억원 이내)

ㅇ 주관기관 : 중소·중견 기업 (혁신제품형)

ㅇ 기술료 징수여부 : 징수

[참고]  차세대지능형반도체기술개발 (반도체제조공정장비) 실무작업반 명단

번호	과 제 명	실무작업반
		성명	소속	직위
1	E-beam plasma를 이용한 ALE(Atomic Layer Etching) 장비 개발	남창우	우원기술	상무
2	반도체 구조 결함 개선용 중수소 고압 Annealing 장비 개발	박진성	한양대학교	교수
3	1x nm급의 반도체 제조공정 기반 영상출력장치 구동용 Driver IC 시스템 반도체 테스트 장비 개발	강상우	KRISS	소장
4	Cu-CMP공정 금속두께 측정용 인라인 X-ray 장비기술개발	강상우	KRISS	소장
5	반도체 공정 가스 실시간 연속 모니터링 장비 개발	남창우	우원기술	상무
6	FOWLP/PLP를 위한 대형기판용 Plasma 전처리기반 PR Coating장비개발	김효영	한국공학대학교	교수
7	고집적 반도체 검사용 마이크로 반도체 소켓	제갈원	KRISS	팀장
8	제습모듈을 포함하는 웨이퍼 이송장치 기술 개발	제갈원	KRISS	팀장
9	공정내 불순물 농도를 실시간 분석 가능한 일체형 저전력 고성능 극저온 고진공 배기장치 개발	정광식	동국대학교	교수
10	공정데이터기반반도체장비지능화통합패키지기술개발	윤명현	한양대학교	교수
11	이상 감지 및 성능 향상을 위한 지능형 원자층 증착 공정장비 기술개발	윤명현	한양대학교	교수
12	고선택비 하드마스크용 지능형 물리기상증착 공정장비 기술개발	김태형	한국공학대학교	교수
13	반도체 장비 지능화를 위한 공정 데이터 플랫폼 기술 개발	정현덕	KIST	선임
14	600W급 EUV 펠리클 양산용 금속성 탄화물소재 기반 제조장비 및 검사기 개발	오철민	KETI	수석
15	600W급 EUV 펠리클 제조를 위한 금속성 탄화물소재 기반 박막 증착 및 열처리장비 개발	박인성	한양대학교	교수
16	600W급EUV펠리클멤브레인제조를위한고균일도습식식각및세정장비개발	조구영	단국대학교	교수
17	EUV 펠리클 품질평가를 위한 멤브레인 표면결함 검사용 고속 가변초점 검사장비 개발	이수근	아바코	전무

④

시장주도를위한한국형K-Sensor기술개발(시장주도형K-센서기술개발)

품목번호	2023-시스템반도체-K센서-일반-1-1			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				Sensor용 소자
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	초미세먼지의 다중 물성정보 측정용 NEMS 센서 계측기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 7단계)						9	0		2	7	1	0	0	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 공기청정기, IOT 가전, 모바일 단말기 등에 탑재되어 초미세먼지의 질량, 입경, 성분 등의 동시 측정이 실시간으로 가능한 NEMS 공진센서 기술 - 제품 형태: 실시간 질량, 크기 등 물성의 측정 및 분석이 가능한 장치 및 기기에 실장이 가능한 센서, 신호처리 IC 등의 부품이 집적화된 모듈로 제안자가 크기 및 제품 형태 제안 필요 - 기술 형태: 고감도 감지성능 확보를 위한 나노 소재 기술, 초미세먼지의 질량, 입경 (PM0.1~PM10), 성분 등의 다중 물성 정보 측정이 가능한 고감도 나노소재가 적용된 NEMS 공진센서 기술 ㅇ산업동향 - 해외 동향 ・ 미국 TSI社는 6개의 다단 임팩터와 QCM 압전 공진기를 이용하여 PM 1.0 이상의 입경 및 질량 계측 시스템 상용화하였음 ・ 중국 정부는 대기 질 모니터링 관측소를 지난 8년간 3배 증설 하였으며 센서 및 빅데이터 관련 기술을 접목한 제반 시스템을 구축 중에 있음 - 국내 동향 ・ 2018년부터 과기정통부, 서울교통공사는 국내 기업들과 지하 역사 공조 프로젝트를 추진중이며, 교육부에서는 학교내 공기질 모니터링 사업을 진행함 ・ 기존의 미세먼지 (PM10), 초미세먼지(PM2.5)의 측정에 산업기술이 집중되어 있으나 최근 바이러스 및 나노미세먼지(PM0.5이하)등에 대한 관심이 높아지면서 보다 진보된 측정센서의 개발이 요구됨 ・ 최근 들어 외부 대기환경의 오염도뿐 아니라 실내 공기질의 정보에 대한 요구가 높아지고 있음
2. 지원 범위
ㅇ 초미세먼지의 물성정보 측정용 NEMS 공진센서 개발 - 실시간으로 초미세먼지의 질량, 입경, 성분 등 2종 이상의 물성 측정기술 개발 (초미세먼지의 물성은 제안자가 자유롭게 2종 이상 제안 가능) - 초소형/초고민감도 (~pg) 센서 구현을 위한 나노 소재 기술 개발 - PM 0.5 부터 PM 10 까지 광범위한 먼지 입경 측정 기술 개발 - NEMS 공진센서의 장기적 사용이 가능한 기술 개발 (대기환경에서 3년 이상 구동) ㅇ 센서 공정 기술 개발 - 미세먼지 포집이 가능한 소재 및 6인치 이상 웨이퍼에 대면적 공정 기술 개발 - 제작된 센서의 성능평가 기술 개발 ㅇ 센서 모듈 및 신호처리 기술과 제품 수준의 모듈화 기술 - 측정된 센서 신호처리 및 신호 기반 크기 분류 기술 (예시) PM 1.0이하, PM 1.0~2.5, PM 2.5~10 - 모바일기기 탑재를 위한 제품화
3. 지원 필요성
ㅇ 정책적 정부지원 필요성 - 미세먼지로 인한 국민의 건강관리에 대한 중요성이 증대되면서 정부에서는 규정하는 미세 먼지 정량 단위는 μg/m3를 기준으로 하고 있음 - 정부 측정소의 미세먼지 측정기는 베타선 흡수법을 이용하고 있으나 장비가 고가 (2,700 만원)이며 실시간 계측이 제한적으로 새로운 측정 기술 개발 필요 ㅇ 기술적 정부지원 필요성 - NEMS 센서를 이용한 계측기술은 바이오-에너지-신소재 등 다양한 분야에 적용되고 있으며 최근 들어 환경 모니터링이 유망 분야로 떠오르고 있음 - 현재 제안되고 있는 MEMS 소자 및 광학기반 PM센서 대비 측정의 정밀도가 우수하고 나노 초미세 입자를 검출할 수 있는 소자를 개발하여 실시간 유해 물질을 검출할 수 있는 소자 기술 개발이 필요함 ㅇ 시장적 정부지원 필요성 - 글로벌 ‘20년 42.1 억달러(6조 4507억 원, 1436 원/USD 기준)이며 연평균성장률(CAGR, Compounded Annual Growth Rate) 8.36 %로 증가하여 2028년에 79.9 억달러(114조 7384 억 원, 1436 원/USD 기준)가 될 것으로 예상함 - 미세먼지로 인한 대기질 악화 정도를 개인별 단말 센서를 통해 실시간으로 측정할 수 있는 장치의 개발이 요구되고 있음 ㅇ 사회적 정부지원 필요성 - 본 연구개발은 MEMS 소자 설계 및 (외주)제작이 가능한 중소기업에서 다양한 모델을 시도하며 개발하는 방식이 적합할 것이며 미세먼지 측정 및 저감 연구를 선도하는 연구소/대학 등과 협업이 요구됨
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 10.24억원 이내(총 정부출연금 37억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호

2023-시스템반도체-K센서-일반-1-2

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

□ 원천기술   ■ 혁신제품

반도체소자 및 시스템

Sensor용 소자

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

소변 내 생체표지자에 기반한 성인병 조기 진단용 광학식 센서 시스템 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 5단계 〜 [종료] 7단계)

9

0

2

7

5

0

9

0

0

0

1. 개념 및 산업동향

ㅇ 개념 : 한국인의 성인병 관련 생체 표지자를 발굴하고 이를 활용하여 성인병을 조기 진단할 수 있는 센서모듈 (소형 소변 발효장치, 소형 가스공급 장치, 초기 진단용 광학식 센서 시스템) 기술

- 제품형태 : 소형 소변 발효장치 및 가스 공급계를 통해 공급된 생체 표지자 측정으로, 정상인, 병변시작, 병증 진행 및 치유 단계를 구분할 수 있는 광학식 자가진단형 센서 시스템

- 기술형태 : 재활용 가능한 소형 소변 발효장치 및 가스 포집/공급 장치를 포함한 가정용(Point of Care) 소변 생체표지자 기반 광학식 센서 모듈, 각종 성인병의 대표 생체 표지자 데이터 수집/분석 및 자가진단 알고리즘을 통해 성인병 증상 단계를 구분하는 고신뢰 성인병 조기 진단용 센서 시스템 기술

ㅇ 산업동향

- 식품의약품안전처 “2020년도 의료기기 생산 및 수출입실적 통계” 자료에 의하면, 미국 의료기기 시장은 전세계 1위(39.6%)로 2015년 1,420억 달러로 추정되었으며, CAGR 4.8%로 증가하여 2019년에는 1,700억 달러 규모인 것으로 분석되었음. 2020년 1,790억 달러에서 CAGR 4.8%로 성장하여 2025년에는 2,260억 달러에 이를 것으로 예상되고 있음

- 식품의약품안전처 “2020년도 의료기기 생산 및 수출입실적 통계” 자료에 따르면, 국내 2020년도 의료기기 생산실적은 10조 1,358억 원으로 전년 대비 39.24% 증가했고, 수출실적은 7조 8,315억원으로 전년 대비 78.89% 증가하였음. 이는 코로나19가 불러온 진단키트 수출 급증으로 인한 상승으로 분석됨. 의료기기 무역수지도 최초로 흑자로 전환되었으며, 수입실적은 5조 2,274억 원으로 6.49% 상승에 그침

2. 지원 범위

ㅇ 성인병에 따른 한국인의 생체 표지자 연구 (의료기관 연계)

- 각종 성인병 환자와 정상 대조군의 소변 내 생체 표지자 (Biomarkers) 비교 분석

- 국외 사례와 국내 사례의 비교 분석을 통한 한국인 고유의 생체 표지자 연구

- 각종 성인병별 정상인, 발병 초기 단계, 진행 단계, 치유 단계에서의 생체 표지자 변화 연구

- 각종 성인병의 초기 발현 대표 생체 표지자 연구 및 임상실험 결과의 병원 간 공유체계 구축방안 제안

ㅇ 소형 소변 발효장치 및 가스공급 장치 개발

- 재활용 가능한 가정용 (Point of Care) 소형 소변 발효장치 개발

- 최적화된 발효 가스 포집장치 및 Head space 가스 공급 장치 개발

- 소형 표준 가스 (고순도 질소 혹은 VOCs 가스를 포함하지 않는 표준가스) 공급 장치 및 표준 가스공급계 (Small size standard gas delivery system) 개발

ㅇ 성인병 조기 진단용 광학식 센서 시스템 개발

- 다중 생체 표지자 가스 측정용 광학계 설계 및 제작

- 다중 생체 표지자 측정 및 분석용 회로부를 포함한 광학식 진단 센서 모듈/시스템 개발

- 임상실험 Big data 저장 및 데이터 분석 기계학습 (Machine Learning) 알고리즘 개발

- 생체 표지자 Big data 기반 고신뢰 성인병 조기 진단을 위한 자가진단 알고리즘 개발

< 연구목표 >

핵심 기술 성능지표		단위	달성목표	비고
1	생체 표지자 개수(종류)	개	≥ 7	성인병 판별 생체 표지자 개수
2	조기 진단 정확성	%	≥ 95	정상인/초기증상/병증에 대한 구분 확인

3. 지원 필요성

ㅇ (정책적 필요성) 한국인 맞춤형 생체 표지자 발굴과 예방의학 선진화

- 질병 조기 진단을 위한 기술들이 많이 개발되고 있으나 혈액이 아닌 소변을 이용한 연구는 부족한 상황임. 최근 뇨 대사체학을 이용하여 특정 질병 또는 질병 치료 과정에서 관찰되는 대사적 변화를 통해 질병의 진단, 치료 반응 평가, 예후 예측하는 생체 표지자 기술에 대한 수요는 증가 추세

- 뇨는 다른 체액 대비 상대적으로 수집이 쉽고 체내의 거의 모든 생화학 경로의 불균형을 나타내는 수많은 대사체가 포함되어 있음. 한국인의 소변 내 생체 표지자 분석 연구는 대규모 모집단에 의한 DataBase화를 기반으로 진행되어 질병 예방과 성인병 조기 진단에 일조할 수 있음

ㅇ (기술적/사회적 필요성) 개인 맞춤형 자가진단 센서 시스템 개발 필요

- 인구감소와 고령화 사회로 급속하게 진입하고 있는 우리 사회는 질병에 의한 노동력 상실은 국가적 생산성 손실과 막대한 사회비용을 초래할 것으로 우려되고 있음. 성인병 조기 진단 시스템의 개발 및 응용 기술은 이러한 사회적 비용을 감소하는 데 기여할 수 있으므로 전략적 개발지원이 필요함

4. 지원기간/예산/추진체계

ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월)

ㅇ 정부출연금 : ‘23년 10.24억원 이내(총 정부출연금 37억원 이내)

ㅇ 주관기관 : 중소·중견 기업(혁신제품형)

ㅇ 기술료 징수여부 : 징수

ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-K센서-일반-1-3			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	4-D 이미지 레이다용 단일칩 레이다 센서 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 7단계)						8	5		4	2	3	1	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 4D 이미지 레이다는 후처리 프로세싱과 트래킹을 통해 기존 레이더 대비 작은 물체의 감지가 가능한 인지센서 기술임 - 제품형태 : ICMS (In-Cabin Monitoring System) 대응을 위한 좁은 실내 환경에서의 대상 감지를 목적으로 하는 밀리미터파 레이다 기반의 4-D 환경(거리, 방위각, 고각, 속도)을 감지가능한 레이다용 센서 모듈 - 기술형태 : 멀티채널을 지원하는 단일 센서 칩/모듈 설계 및 제작 기술, 레이다 신호처리 기술 ㅇ 산업동향 - 미국과 유럽등의 국가에서는 운전자 모니터링 시스템(DMS, Driver Monitoring System) 사용의 의무화를 위한 시도가 계속 이루어지는 등 차량 내 센싱에 대한 필요성이 증가하고 있음 - 해외 이미지 레이다의 경우 미국의 Vayyar 및 Arbe 사에서 64개 이상의 virtual array 가 가능한 이미지 레이다용 멀티채널 센서칩 개발을 주도하고 있으며, 일부 상용화가 진행되었음 - 국내에서는 Texas instrument, NXP 사의 제품 등 상용 멀티채널 레이다 센서칩을 cascade를 통해 연결하는 방식으로 멀티채널을 구성 및 이미지 레이다를 개발하고 있으며 센서칩 자체에 대한 개발은 이루어지지 않고 있음
2. 지원 범위
ㅇ CMOS 기반의 주파수 변조 레이다 센서칩/모듈 개발 - 밀리미터파 대역의 멀티채널 송수신기, ADC, Chirp 발생기가 내장된 레이다 센서칩 개발 - 64개 이상의 virtual array 지원이 가능한 센서 모듈 개발 ㅇ 고해상도 4-D 이미지 레이다 신호처리 기술 개발 - 멀티채널 수신신호를 통한 4-D 이미지 변환 신호처리 기술 개발 ㅇ 4-D 이미지 레이다 실차 적용 및 검증 기술 개발 - 4-D 이미지 레이다용 센서 모듈의 실차 적용 및 검증을 위한 기술 개발
3. 지원 필요성
ㅇ 정부/정책적 지원 필요성 - 4-D 이미지 레이더 기술은 초고주파 해석 및 분석 기술, RF 소자 응용 기술, 반도체 기술, 신호처리 기술 및 고속 데이터 통신 등과 같은 다양한 기술이 융/복합적으로 함께 개발되어야 하는 기술 분야로써 산학연의 연계가 필요하므로 정부의 정책적 지원이 필요 ㅇ 기술적 지원 필요성 - 레이더 센서는 저조도 및 악천후에서도 강인하게 동작하는 유일한 센서로서 글로벌 선도 업체를 중심으로 4-D 이미지 레이더에 대한 기술개발을 진행 중에 있어 국산화 기술 개발이 필요 ㅇ 시장적 지원 필요성 - 4-D 이미지 레이더는 ICMS, DMS 뿐만 아니라 레벨 4 자율주행 차량에서도 핵심 센서로 사용될 예정이며 외산 레이더 센서를 적용할 경우 무역 역조의 심화가 우려되는 상황으로 국산화를 통해 이에 대한 개선이 필요 * 자율주행용 센서 중 레이더의 세계 시장규모는 ‘19년 166만개에서 연평균 22.85% 증가하며 ’24년 466만개로 확대될 전망임. 시장규모도 ‘19년 2억 3,305만달러에서 ’24년 5억 3,563만 달러로 연평균 18.11% 증가 전망임
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 10.24억원 이내 (총 정부출연금 37억원 이내) ㅇ 주관기관 : 중소·중견 기업(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-K센서-일반-2-1			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 소자 및 시스템				Sensor용 소자
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	자연광 환경에서 고신뢰성을 갖는 아크 감지용 초고감도 DUV 센서 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 7단계)						9	0		2	7	1	0	0	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 외부 자연광 환경에서 화재 감지기나 아크 감지기 등에 사용하기 위하여 태양광 파장 필터를 제거한 고정밀 DUV(Deep UV) 센서 개발 - 제품형태 : 고정밀 DUV 센서(반도체 방식), 아크 검출기 모듈(ROIC 내장) 및 화재 감지기 - 기술형태 : 태양광 파장(250~330nm)대보다 낮은 아크 파장 영역(200~250nm)대만 검출하는 DUV 센서 기술, 아크 검출 시스템 및 화재 감지 알고리즘 구현 / DUV 센서와 ROIC가 내장된 화재 검출기, 개발된 화재 검출기의 상용화 평가 ㅇ 산업동향 : 해외의 경우 UV-C 및 옆 검출을 위해 다양한 소재들이 활용되고 있음. VUV를 위한 MgF2, BeO, GaF2, ZrO2, 그리고 DUV를 위한 HfO2, GeO2, Ga2O3, MgS 등이 UV 센서의 소재로 연구되고 있음. 국내의 경우 GaN 소재를 활용한 연구가 대부분이며, DUV에 대한 소재 연구는 미진한 상황.
2. 지원 범위
ㅇ 지원 범위 : 태양광 파장(250~330nm)대가 제거된 아크 파장(200~250nm)대만 센싱할 수 있는 고정밀도 DUV 센서 기술 및 이를 적용한 화재 감지기 개발 - DUV 파장대만 센싱할 수 있는 단위 센서 소자 개발 * 가시광 신호대비 감지 UV 파장의 비율 (가시광 감쇄율): 105배 이상 * 이득률 (Gain) :103배 이상 / - Dark current: 1nA 이하 (@-1V) * Wafer – 소자 – 센서의 밸류체인 구성된 기술 개발 - DUV 센서 신호처리용 ROIC 개발 : 신호처리회로 개발(노이즈 제거, 신호증폭 기능 내장) * 태양광 파장대 제거를 위한 알고리즘 구현 및 고정밀 신호 처리 - DUV 센서를 적용한 화재 감지시스템 개발, 화재 감지 시스템 실증 평가 및 검증
3. 지원 필요성
ㅇ 해외 (일본) 기업 독점기술인 고감도 UV 센서 분야에서 국산화를 통한 국제 경쟁력 강화. ㅇ 극자외선 센서 기반 원천기술 및 특허 확보로 글로벌 시장 선점(화재감지와 아크방전 감지를 위한 핵심소자) ㅇ 화재 감지기와 UV 살균기 제어 등에 활용되어 시장 성장 기대 높으며 국산화를 통해 신규 매출 창출 ㅇ 전기자동차 충전소 확충 및 에너지 그리드의 배전반, 고속철도, 신재생에너지 배전반 등의 야외 화재확률이 높은 곳의 안전 기술 확보.
4. 지원기간/예산/추진체계
ㅇ 기간 : 57개월 이내 (1차년도 개발기간 : 9개월, 2~5차년도 : 12개월) ㅇ 정부출연금 : ‘23년 10.24억원 이내 (총 정부출연금 64억원 이내) ㅇ 주관기관 : 제한없음 ㅇ 기술료 징수여부 : 영리기관의 경우 징수

품목번호	2023-시스템반도체-K센서-일반-2-2			산업 기술 분류	중분류Ⅰ					중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 소자 및 시스템					전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	다양한 스마트 산업용 자성다층박막 기반의 스마트 전자콤파스 기술개발					품목코드 (HSK10)	류		호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 7단계)						9	0	1	4	1	0	9	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : X, Y, Z 3 방향의 지구 자기장을 Nano Teslar급의 고해상도로 측정하여 중력 방향에 따라 기울기 보정을 통해 0.1도 수준의 고정밀 지구방위각을 제공하는 전자콤파스(e-compass) 모듈 기술 개발 ㅇ 산업 동향 : 전자콤파스는 스마트기기 및 레저, 항공, 선박, 군수 분야 등 다양한 분야에 적용되고 있으며, 단순 지구자기장의 XYZ 세기를 제공하는 것을 넘어 운동, 자세 등을 보정하여 0.5도 수준의 방위각 성능을 제공하는 제품이 출시되어 있으며 스마트폰에서는 공간 제약으로 소형화에 강점이 있는 기존 홀센서 대세이나 고정밀 방위각의 제공이 요구되는 다양한 분야에서는 홀센서의 한계를 뛰어넘고자 고감도 자기박막 방식의 수요 증가에 따라 일본 Yamaha, Rohm 등에서는 GMR, 플럭스게이트 지자기센서 개발에 성공하여 전자콤파스에 적응 중이며 국내에서는 홀센서 방식의 3축 지자기센서는 국산화되어 중국 등에 수출하고 있으나, 국내 스마트폰용 지자기센서 및 전자콤파스는 전량 수입에 의존하고 있으며 몇몇 대학이 연구를 지속하고 있으나 실질적인 응용 및 사업화를 위해 핵심 기술의 국내 개발이 시급한 실정
2. 지원 범위
ㅇ 지원 범위 - 고감도용 자성다층박막 소재 및 공정 기술개발 ・Co, Ni, Fe 등 소재의 합금을 이용한 자기감지 박막 소재 ・다축 감지를 위한 자성박막 유도이방성 부여 공정 기술개발 ・3축 감지구조 설계 공정 개발 ・post-CMOS 자성다층박막 공정 기술개발 - 전자콤파스 SoC 기술 개발 ・3축 지자기센서 초저잡음 AFE 기술개발 ・감도, 오프셋, 온도 보정 디지털 기술개발 ・자기장 Reset/Set 및 Self Test 기술개발 ・기울기 센서 구동 및 신호처리 기술개발 - 전자콤파스 마이크로 모듈화 및 응용기술 기술개발 ・3축 자기센서, 기울기센서, SoC의 고밀도 집적화 ・기울기 보정 및 방위각 신호처리 기술 개발 ・센서 에러 디지털 보정 기술 개발 ・전자콤파스 활용을 위한 SDK 개발 - 전자콤파스 성능 평가 및 신뢰성 확보 ・방위각, 분해능, 온도계수, 출력잡음 등 센서 성능 평가 ・높은 자기장 노출에 대한 복구 성능 평가 ・내환경성 및 내구성 시험을 통한 신뢰성 확보
3. 지원 필요성
ㅇ 정책적 정부 지원 필요성 - 고정밀 자율주행, 정확한 실내(지하) 네비게이션 서비스, 드론, VR/AR 체험 등 획기적인 신규 서비스를 구현하는 4차 산업의 요구를 뒷받침하고, 항공, 우주, 선박, 군수 등에서 더욱 치열해져가는 기술안보 측면에서도 고성능의 전자콤파스의 핵심기술의 국내 확보가 매우 필요함 - 전자콤파스는 소재부터 소자 그리고 SoC까지 국내 관련 기업들의 협력과 기술 융합을 통한 산업 생태계 구축이 글로벌 경쟁에서 우위를 확보하는 지름길 ㅇ 기술적 정부 지원 필요성 - 기존의 일본의 AKM이 독점하다시피하고 있는 Hall Sensor의 단점을 최대한 보완하고 그간 한국에서 연구되어온 고감도 자기박막 센서 기술을 더욱 심화하여 새로운 기술로 산업을 주도하는 국가 기술 경쟁력을 높일 필요가 있음. 특히 해당 기초기술의 심화를 통해 향후 우주 항공 및 군사용 전자콤파스 수요에 대응하기 위한 기반 기술로 발전 가능 ㅇ 시장적 정부 지원 필요성 - 전자콤파스는 센서 SoC 부품으로 2016년 기준 932백만 달러에 달했던 시장 규모가 2023년에는 2,521백만 달러로 성장 전망(출처 Stratistics MRC, E-Compass Global Market Outlook (2017–2023) 이러한 급성장 시장에서 시장 경쟁력 우위를 점하기 위해서는 원천 소재 개발부터 응용 사업화를 위한 소형 소자 개발 그리고 특화된 ROIC 개발에 이르기까지 종합적인 국가 기술체계 구성이 필요함 ㅇ 사회적 정부 지원 필요성 - 본 기술은 국가 산업 경쟁력뿐만 아니라 GPS 등 국가 정보 인프라 구축의 핵심 요소기술로 사회의 각 부문에 널리 응용될 수 있음
4. 지원기간/예산/추진체계
ㅇ 기간 : 57개월 이내 (1차년도 개발기간 : 9개월, 2~5차년도 : 12개월) ㅇ 정부출연금 : ‘23년 10.24억원 이내 (총 정부출연금 64억원 이내) ㅇ 주관기관 : 제한없음 ㅇ 기술료 징수여부 : 영리기관의 경우 징수

품목번호	2023-시스템반도체-K센서-일반-2-3			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	고해상도 MEMS형 4D FMCW 라이다 센서 부품 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 7단계)						9	0		2	4	9	0	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 라이다 센서는 자율주행을 가능하게 하기 위한 전방 객체 인식 센서 중 하나이며, 라이다 센서 간의 간섭이 없고, 물체 인지와 속도 검출이 가능한 주파수변조방식 송수광과 스캐닝이 요소 기술임 - 제품 형태 : 라이다는 광원, 검출기, 스캐너를 통해 전방을 스캐닝한 후, 신호처리를 통한 객체 인식, 속도 측정이 가능한 센서 - 기술 형태 : 원거리 객체 탐지를 위한 레이저 광원 기술, 소형, 고해상도 MEMS 스캐너 기술, 4D 객체 검출 및 인지 신호처리 HW, SW 기술 ㅇ 산업동향 - 해외 동향 · ToF 라이다의 한계를 극복하기 위해 해외 GM, Volvo와 같은 주요 자동차 기업들이 FMCW 기반 차세대 라이다 개발을 진행 중 · ‘18년 애플은 AEVA인 자회사를 설립하고 차세대 라이다 개발을 선포함. Luminar, Aurora 등도 FMCW 방식 라이다 개발을 진행 중 - 국내 동향 · 다수의 ToF 라이다 개발 기업이 고정형 스캐너를 채용하여 Solid state 방식 라이다를 개발 중 · 4D FMCW 라이다는 국내 1개 기업이 개발 중에 있으며, 대학교에서 프로토타입의 개발을 고도화 추진 중
2. 지원 범위
ㅇ 지원 범위 : 자율주행을 위한 고해상도 MEMS형 4D 라이다 요소 부품 기술 국산화 개발 - 레이저 다이오드 광원 국산화 기술 개발 · 주파수변조 레이저 다이오드 제조 공정 기술 개발 · 단일종파모드와 고출력화 기술 개발 · 주파수 안정화 기술 개발 · SNR 향상 기술 개발 - MEMS형 스캐너 국산화 기술 개발 · One-chip 2축 MEMS 스캐너 기술 개발 · 저전력 구동 기술 개발 · Integrated process 소자 제조 공정 기술 개발 · 진동 안정성 기술 개발 - 객체 검출과 인지를 위한 신호처리 HW 및 SW 기술 · Beat frequency 증대 추출형 수신 광학계 개발 · 고감도 Beat signal 처리 기술 개발 · LiDAR 신호처리를 위한 고속 ADC 설계 · 고속 ADC 기술 개발 · 성능 검증 통합 Pilot 제품 개발
3. 지원 필요성
ㅇ 정책적 정부지원 필요성 - 「5대 신산업 선도 프로젝트」 추진을 통해 자율주행차 9대 핵심부품 원천 기술 확보를 위해 기술 개발 지원 필요 · 전기·자율주행차 등 성장 가능성과 국민 체감이 높은 5대 선도 프로젝트를 추진하여 전략적으로 필요한 원천기술 확보 및 선순환적 연구기반 조성 · 「2030년 미래차 경쟁력 1등 국가로 도약」 비전 달성을 위한 목표 중 전국 주요 도로의 완전자율주행(레벨 4) 세계 최초 상용화를 위해 지원 필요 ㅇ 기술적 정부지원 필요성 - ToF 라이다가 가지고 있는 감지 거리, 누, 비, 안개, 태양광 등 날씨 영향, 다른 차량간 간섭 등의 문제를 해결할 수 있는 새로운 기술로 FMCW 방식이 개발되고 있어 기술 격차를 줄이기 위한 집중 투자를 위해 정부 지원 필요 ㅇ 시장적 정부지원 필요성 - “LiDAR for Automotive and Industrial Applications report”에 따르면 수년 ‘23년 세계시장 규모 약 63억불에 이를 것으로 전망, 연평균 43%의 성장이 예상됨 ※ 출처 : LiDAR for Automotive and Industrial Application report“, Yole Development ㅇ 사회적 정부지원 필요성 - 본 기술 개발은 자율주행자동차용 인지 센서 개발로 사고 발생시 인명피해가 발생하는 국민의 안전과 직결되는 과제로 정부 주도하의 기술 개발과 향후 시험·평가 등이 이루어져야 되는 기술로 정부지원 필요
4. 지원기간/예산/추진체계
ㅇ 기간 : 57개월 이내 (1차년도 개발기간 : 9개월, 2~5차년도 : 12개월) ㅇ 정부출연금 : ‘23년 10.24억원 이내 (총 정부출연금 64억원 이내) ㅇ 주관기관 : 제한없음 ㅇ 기술료 징수여부 : 영리기관의 경우 징수

품목번호

2023-시스템반도체-K센서-일반-2-4

산업

기술

분류

중분류Ⅰ

중분류Ⅱ

품목유형

■ 원천기술   □ 혁신제품

반도체 소자 및 시스템

전기전자부품

융합유형

□ 산업고도화형 □ 사회문제해결형  □ 신산업창출형  ■ 해당없음

해당여부

□ IP R&D연계  □ 표준연계  □ 디자인연계  □ BI연계  □ 경쟁형 R&D  □ 국제공동  □ 안전과제  □ 챌린지 트랙  □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립

R&D 자율성트랙

■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)

품목명

심혈관질환 진단 및 예측을 위한 체내 삽입형 인공지능 융복합 센서 모듈기술 개발

품목코드

(HSK10)

류

호

소호

통계부호

(TRL :  [시작] 3단계 〜 [종료] 7단계)

9

0

2

6

2

0

9

0

0

0

1. 개념 및 산업동향

ㅇ 개념 : 심혈관질환의 진단 및 예측을 위한 체내 삽입형 융복합 센서 모듈 및 인공지능 기반 실시간 모니터링/진단이 가능한 복합센싱 데이터 분석 시스템 기술

- 제품형태 : 피하 또는 생체 내에 삽입하여 체내 혈당 및 혈압의 변화량을 상시 지속적으로 모니터링할 수 있는 SoC 통합형 초소형 융복합 센서 모듈

- 기술형태 : 피하 또는 체내에 삽입하여 혈당/혈압 모니터링이 가능한 마이크로칩 통합형 융복합센서 모듈 기술, 인체 무해한 소재로 패키징되어 체내에서 장시간 사용이 가능한 생체적합형 융복합센서 모듈 소형화 및 패키징 기술

ㅇ 산업동향

- 해외 동향

・ 메드트로닉은 연속 혈당측정 센서인 ‘가디언3 센서’를 ‘19년 출시하였으며, 당뇨환자의 체내에 삽입돼 포도당 수치를 직접 측정함으로써 실시간 제공 시스템 서비스 중임

・ 독일 프라운호퍼 연구소는 1mm 지름의 압력센서 모듈을 대퇴부 동맥에 삽입하여 환자의 혈압을 초당 30회 측정하는 고혈압 센서 모듈을 개발하였으며, 현재 임상시험 진행 중

- 국내 동향

・ 국내에서는 연속 혈당측정 시스템으로서 메드트로닉의 ’iPro2’가 도입

・ 혈액의 당을 직접 측정하는 방식이 아닌 피하삽입 방식으로 측정하고 혈당 데이터는 기구에 저장되어 추후 전문가의 분석을 통해 환자에게 정보를 제공하는 형태로 서비스 중

2. 지원 범위

ㅇ 지원범위 : 심혈관질환 진단 및 예측을 위한 체내삽입형 융복합 센서 모듈 기술 개발

- 체내 삽입이 가능한 혈당/혈압 모니터링 융복합센서 및 저전력 통신모듈 집적 기술 개발

・체내 혈당 및 혈압의 변화량을 하나의 플랫폼으로 집적하여 상시/지속적으로 모니터링하는 통합형 마이크로칩 센서모듈 개발

・융복합 센서 신호처리 및 Digital 통신기능을 갖는 Core 모듈 기술 개발

・실시간 모니터링 및 분석, 예측을 위한 인공지능 기반 복합 센싱정보 처리 기술 개발

- 생체 삽입형 융복합센서 모듈 패키징 기술 개발

・장시간 체내/피하 삽입이 가능한 생체적합형 마이크로칩 패키징 소재 개발

・소형화 및 부분 유연화된 패키징 설계 기술 개발

- 생체신호 정보처리 및 인공지능 학습을 통한 심혈관질환 진단 및 예측 시스템 개발

・무선통신 통합 모듈 및 모바일 연동 프로그램 개발을 통한 사용자 실시간 정보 제공

・인공지능 학습을 통한 융복합센서 모듈의 감도 자가 교정기술(Self-Calibration Tech) 개발

・인체정보(혈당/혈압) 및 질병 위험인자(연령/흡연율) 기반 인공지능 학습 및 진단 기술 개발

o 정량적 성과 목표

핵심 기술 성능지표		단위	달성목표	비고
1	혈당센서 민감도	mg/dL	< 5	혈당 측정범위 (20~400mg/dL)
2	혈압센서 오차범위	mmHg	< 5±8	혈압 측정범위 (50~200mmHg)

3. 지원 필요성

ㅇ 정책적 필요성

- 심혈관질환은 전 세계 사망원인 1위 질환으로 연간 1,700만 건 이상의 사망을 일으키는 것으로 추정되며, 국내에서도 2010년 이후 심혈관질환 유병률은 2.5% 수준으로 빠르게 증가하고 있음 (출처: 질병관리본부, 2018)

- 심혈관질환의 사전예방과 주기적 관리를 위해 보다 정확한 혈압/혈당 정보를 상시 제공하고 변화추이를 모니터링할 수 있는 체내 삽입형 융복합센서의 개발이 절실하게 요구되고 있음

ㅇ 기술적 필요성

- 심혈관질환에 대한 임상적 예후와 유의적 모니터링이 지속적으로 가능한 초소형 혈당/혈압 감지 융복합센서 기술이 절실히 필요하며 혈압/혈당의 상시/지속적 모니터링을 통해 환자의 의료정보를 실시간 수집함으로써, 심혈관질환의 이상징후를 조기 진단할 수 있을 뿐 아니라 질환에 대한 예방/관리의 정확도를 크게 높일 수 있을 것으로 예상됨

ㅇ 시장적 필요성

- 코로나19 팬더믹으로 인해 ‘22년 글로벌 헬스케어 시장은 예상보다 빠르게 성장할 것으로 전망되고 있으며, 성장 추이는 ’20년 약 1조 9,526억 달러에서 ‘222년 2조 2,840억 달러가 될 것으로 예상됨. 특히, 헬스케어/의료기술에 인공지능, 빅데이터, IoT, 클라우드 기술 등이 융합된 글로벌 디지털 헬스케어 시장은 ’20년 1,525억 달러에서 ‘27년 5,088억 달러 규모로 연평균 18.8%의 높은 성장률을 보일 것으로 전망됨

4. 지원기간/예산/추진체계

ㅇ 기간 : 57개월 이내 (1차년도 개발기간 : 9개월, 2~5차년도 : 12개월)

ㅇ 정부출연금 :  ‘23년 10.24억원 이내 (총 정부출연금 64억원 이내)

ㅇ 주관기관 : 제한없음

ㅇ 기술료 징수여부 : 영리기관의 경우 징수

품목번호	2023-시스템반도체-K센서-일반-2-5			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	감염균 세포 신속, 다중, 고감도 검출을 위한 압타머-나노구조체 기반의 전기화학 및 광학센서 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 7단계)						9	0		3	1	8	0	9	0	9	9
1. 개념 및 산업동향
ㅇ 개념 : 임상검체로부터 감염균을 직접 검출하기 위한 균 특이적 압타머를 발굴하고, 이를 이용한 다중, 고감도 검출 전기화학적, 광학적 센서 및 바이오칩 개발 - 제품형태: 압타머-나노구조체를 이용하여 감염균 및 바이러스를 고감도로 검출할 수 있는 전기화학 및 광학센서 - 기술형태: 미량의 감염균을 식별할 수 있는 핵산 리셉터를 활용한 전기화학 및 광학 센서 제조 기술 ㅇ 산업동향 - 국내 압타머 기술 최고 수준을 보유한 A사는 코로나 바이러스 막 단백질, 지카 바이러스에 결합하는 압타머 등 200여종의 압타머 라이브러를 확보하고 있으며 코로나 바이러스 압타머의 경우 해리상수 2 nM 의 결합력을 보유함. - A 사는 폐암 관련 단백질 지표 7개에 대한 압타머 기반 다표지 검사 기술 (민감도 75%, 특이도 92%)을 보유함 (Luminex 200를 이용한 분석) - 세계 최고의 압타머 진단 업체인 S 사는 7000종의 단백질에 대한 압타머를 이용한 스캐닝 기술을 보유하고 있음.
2. 지원 범위
ㅇ 감염균의 신속, 다중, 고감도 검출을 위한 압타머 전기화학/광학적 바이오칩 센서 기술 개발 - 감염균 신속(20분 이내) 검출을 위한 바이러스 및 감염균 특이적 압타머 개발 ・여러 감염균에 각각 결합하는 균 특이적 소형 압타머 개발 (3개 이상) ・선택도를 확보하기 위한 타 나노구조와의 하이브리드형 압타머 개발 ・측정 검체 내에서 안정한 압타머 개발 (검체 활용시 압타머 denaturing 최소화) ・압타머 개발 과정에서의 분리 효율을 높이고 표적 감염균의 물리적 손상을 최소화하기 위한 미세유체 기반의 압타머 개발. 압타머 개발의 효율성을 위하여 3분 이내의 압타머, 감염균 분리 시간을 가지는 마이크로플루이딕 기반의 기술 개발 - 고감도 감염균 및 바이러스 검출을 위한 전기화학/광학적 융합 바이오칩 센서 개발 ・선택도 높은 압타머를 활용하여 감염균-압타머 상호작용을 통해 광학 및 전기/화학 특성을 활용한 검출 메커니즘 개발 ・감염균에 의한 증상 발현 가능 수준인 103~105 CFU/mL를 목표로하며, 바이러스 대상에 대해서도 증상 발현 수준을 정량화하고 그 양을 민감도 범위로하는 센서 개발 ・광학 및 전기/화학센서의 집적화를 통하여 교차 검증함으로서 고감도의 센서 플랫폼 개발 ・검출정확도 90% 이상의 분석능을 보유하며, 국내 검출 빈도가 높은 최소 5종 이상의 감염균 및 바이러스를 동시 측정할 수 있도록 함. - 바이오칩 인터페이스 다중 채널 구동용 신호처리 ROIC 개발 ・검출 감도 최대화를 위한 신호증폭 및 노이즈 저감 신호처리용 ROIC 설계 ・다중 센서 신호처리 회로 설계 및 보정 알고리즘 개발 ・일반 또는 휴대용 측정 기기에서 구동 가능한 다중 센서 바이오칩 제작 및 전기화학/광학 신호처리 회로/프로그램 개발 - 휴대용 스마트 진단기기 시작품 제작 및 센서 실증 평가 ・신속/다중 감염균 검출 바이오칩 센서 모듈화 기술 개발 ・현장진단용(Point-Of-Care) 다중 감염균 진단기기 시작품 제작 ・대규모 예비 임상시험을 통한 센서 성능 평가(100개 이상)
3. 지원 필요성
ㅇ 정책적 정부지원 필요성 - 감염병 대응체계 고도화는 윤석열 정부 110대 국정과제 중 02번 항목으로 선진적 감염병 대응체계 구축을 목표로 함. 이는 감염병 위기 시 신속·효율적인 대응을 위한 중앙·지역 위기관리 대응 체계 고도화를 주요 내용으로 함. - 오랜 검사시간과 부정확한 검사결과로 인해 항생제 오남용이 증가하게 되고, 항생제 내성균 감염증은 지속적으로 증가 추세임 (매년 환자 200만 명이상, 사망자 2만3천명 이상 발생) - 항생제 내성 방치 시 2050년 연간 1,000만 명 감염 사망할 것으로 예측되고 있어, 고감도 신속 다중 감염균 검출이 가능한 바이오칩 센서 개발이 시급함 ㅇ 기술적 정부지원 필요성 - 감염균에 의한 감염질환에 대해 임상적으로 반드시 필요한 진단 핵심기술로서, 압타머 관련 원천특허 및 노하우를 확보하여 향후 다른 바이러스나 균 감염증의 진단 기술 개발 시에 기술적으로 우위를 선점할 수 있음 - 신속, 다중, 고감도 감염균 검출이 가능한 압타머 기술은, 향후 압타머-약물 복합체 또는 핵산 의약품의 개발로 연계하여 신약 재창출이 가능하여 항체약 개발 역량을 도약시킬 것으로 기대 ㅇ 시장적 정부지원 필요성 - 글로벌 체외진단기기 시장규모는 2019년 720억 달러, 2022년에는 1,270억 달러로 가속화 전망 - 국내 체외진단기기 시장 규모는 2015년 574백만 달러에서 2025년 762백만 달러로 연평균 약 2.9% 성장 예상 (식품의약품안전평가원, 2019) - 기존의 다단계, 고가장비 의존적 검사에서 한 번의 검사로 검사비용 연간 수백억원 절감 가능
4. 지원기간/예산/추진체계
ㅇ 기간 : 57개월 이내 (1차년도 개발기간 : 9개월, 2~5차년도 : 12개월) ㅇ 정부출연금 : ‘23년 10.24억원 이내 (총 정부출연금 64억원 이내) ㅇ 주관기관 : 제한없음 ㅇ 기술료 징수여부 : 영리기관의 경우 징수

[참고] 시장주도를위한한국형K-Sensor기술개발(시장주도형K-센서기술개발) 실무작업반 명단

번호	실무작업반
	성명	소속	직위
1	이동규	한국기계연구원	책임
2	김혜진	한국전자통신연구원	실장
3	최광석	한국전자기술연구원	선임
4	김지홍	영남대학교	교수
5	이대성	한국전자기술연구원	수석
6	김정호	한국광기술원	센터장
7	유승진	반도체조합	실장
8	노지형	대구경북첨단의료산업진흥재단	부문장
9	최경학	노을㈜	연구소장
10	이준석	마하테크	책임

⑤

민관공동투자반도체고급인력양성

품목번호	고급인력양성-반도체-일반-01			산업 기술 분류	중분류Ⅰ			중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템			-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	민관공동투자 기반 반도체 R&D 융합형 고급인력양성 총괄					품목코드 (HSK10)	류		호	소호	통계부호
	(TRL : 해당사항 없음)						해당 없음
1. 개념 및 산업동향
ㅇ 개념 : 민관공동투자 반도체고급인력 양성사업의 성공적 수행을 위하여 산업계수요를 반영할 수 있는 연구개발 환경을 조성하고 반도체 전문 인력양성을 지원 - 세부 R&D과제가 성공적으로 개발될 수 있도록 투자기관 엔지니어와의 면밀한 협력 시스템을 구축하고 목표관리 및 성과확산 활동 추진 - R&D에 특화된 실무형 고급인력 양성 활동 추진 ㅇ 산업 동향 - (반도체 산업인력동향) 세계 반도체 강국들은 반도체 인력양성에 막대한 규모로 투자하며 패권경쟁에 참여하고 있음. 최근 우리나라 정부 정책은 ‘K-반도체 전략’, ‘반도체인력10만 양성’ 등 혁신인재, 산업현장 수요에 대응하는 산업형 인재양성을 핵심으로 추진 - (반도체 산업동향) 우리나라 반도체산업은 수출1위 품목으로, 세계시장 21.5% 점유하고 있으며, 특히 메모리 시장 60%를 점유하고 있음. 국가 경쟁력에 큰 파급력이 있는 산업임
2. 지원 범위
ㅇ 투자기업 밀착형 R&D 운영 - (투자기업 전문위원회) 세부과제별 투자기관 엔지니어구성 - (기술교류회) Kick-off, 총괄워크샵 개최를 통해 개발 기관간 기술 교류 장 마련 - (목표관리) 세부 기술개발 과제별 연간/최종 목표관리 및 점검 - (특허분석) 과제성과에 대한 특허 분석을 통한 세부과제 성과확산 - (연구회) 산학 기술개발 교류를 위한 연구회 운영 ㅇ 반도체 인력 질적수준 검증/평가 시스템 구축 및 체계화 - (기술위원회) 반도체고급인력 양성사업 기준 설정을 위해 산학 연구위원 그룹 운영 - (자격검증) 석·박사 과정 참여연구원을 대상으로 반도체고급인력양성 기준 관리 ㅇ 글로벌 인재양성을 위한 학술 교류회 - (기술교류회/연1회) 세계 반도체 기술현황을 파악하고 협력점을 모색하기 위하여 글로벌 반도체R&D 기관과 기술교류 추진 ㅇ 반도체 전용 HR 프로그램 운영 - (DB시스템 구축) 반도체 인재관리 DB 구축 및 K-Chips 자격검증 프로그램 운영 - (프로그램 운영) 메타버스를 활용한 투자기관 협력을 통한 취업연계 프로그램 운영 - (실무형 교육프로그램 운영) 메타버스를 활용한 산업계 강사 초빙을 통해 반도체연구이론의 실무 적용 방법에 대한 강의 진행 ㅇ 효율적인 민관공동투자를 위한 과제성과/사업 관리 프로그램 구축 및 운영 - (관리시스템) 민간협약 프로그램, 과제별 민간사업비 관리, 과제별 성과운영, 사업 홍보 운영이 가능한 사업 온라인시스템 구축 - (상시) 민간투자 사업비 관리를 위한 협약/운영지침 마련/정산 등 총괄관리지원 - (투자기업) 반도체생태계 조성을 위해 투자기업 유치 및 관리 - (성과활용) 투자기업-수행기업간 성과활용 촉진을 위한 지식재산권 협약 및 관리
3. 지원 필요성
ㅇ 민관공동투자 반도체고급인력양성사업 목표 달성을 위하여 투자기관과 수행자간 연계 지원 활동이 필요함 ㅇ 반도체 세계 경쟁력 확보를 위한 글로벌 인력양성을 위하여 국제협력과제를 통합하여 해외 R&D기관과 기술교류회 추진이 필요함 ㅇ 세부과제에 참여하는 학생 연구원들의 인력양성을 위한 인력양성 전략 모색/운영 요구(인력양성 프로그램을 기획하고 관련 DB 시스템 운영)
4. 지원기간/예산/추진체계
ㅇ 기간 : 117개월 이내 (1차년도 : 9개월 이내) (1단계 45개월, 2단계 36개월, 3단계 36개월) ㅇ 정부출연금 : ‘23년 4.46억원 이내 (총 정부출연금 38.85억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가)

품목번호	고급인력양성-반도체-일반-02			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	극저온 양자컴퓨터를 위한 메모리 디바이스 및 시스템 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	1	0	9	0
1. 개념 및 산업동향
ㅇ 개념 : 극저온 양자컴퓨터 개발 시 필수적으로 요구되는 극저온에서 안정적으로 작동하는 메모리 소자 및 시스템 개발을 통해 양자컴퓨터 개발을 뒷받침할 핵심 기술 확보 - 극저온 기반 양자컴퓨터 작동 온도 범위 (1K 미만)에서 안정적으로 작동하는 메모리 소자 및 이에 기반한 회로 - 극저온 기반 양자컴퓨터 내부에 위치한 양자 제어프로세서와 물리적 연동이 가능한 메모리 시스템 - 극저온에서 최적으로 작동하는 메모리 소자 분석 및 개발, 극저온 환경에 최적화된 메모리 소자를 이용한 메모리 회로 설계 기술, 극저온 양자컴퓨터 내부 양자 제어 프로세서와 연동되는 메모리 시스템 설계 및 활용 기술 ㅇ 산업동향 - 현재 극저온 양자컴퓨터에서 활용되고 있는 양자제어 프로세서에 연동되는 메모리는 그들이 위치한 다양한 온도 범위 (4mk~270K)에 따라 CMOS, MRAM, SFQ 등의 다양한 소자와 이를 이용한 회로로 구현되고 있으나, 각각 성능, 발열, 대역폭 등에서 장단점을 가지고 있기에 미래에 등장할 대규모 양자컴퓨터에 활용되기 어려움. 그러므로 극저온 양자컴퓨터 개발을 선도하고 있는 글로벌 기업들은 미래 극저온 양자컴퓨터에 최적화된 제어프로세서와 메모리 기술 개발에 총력을 기울이고 있으며, 메모리 반도체 기술을 선도하고 있는 국내 기업들도 해당 기술을 확보하기 위해 노력하고 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 극저온 기반 양자컴퓨터의 일반 온도 범위 (1K 미만)에 근접한 온도에서 작동하는 메모리 소자 및 회로 개발 - 일반적 양자 제어프로세서의 작동온도를 고려한 극저온 메모리의 작동온도 범위결정 (4K~77K) - 해당 목표온도 범위에서 CMOS, MRAM, SFQ (Single-flux-quantum) 등 다양한 메모리 소자 분석 - 해당 메모리 소자를 이용한 양자컴퓨터를 위한 메모리 구조 설계 및 분석 - 메모리 구조로서의 크기, 성능, 대역폭, 발열, 안정성 등 분석 ㅇ 일반적으로 제시된 극저온 기반 양자컴퓨터 구조와 실제 연동이 가능한 메모리 시스템 개발 - 메모리 시스템과 양자 및 양자 제어프로세서와의 거리 및 물리적 연동구조 제시 * 예: 작동 온도 범위 구분을 통한 온도 계측적 메모리 시스템 구조, 성능 향상 및 발열 저하 등을 위한 시스템 최적화 방안 - 일반 양자컴퓨터와 본 과제를 통해 개발된 메모리 통합 시스템의 End-to-End 성능, 발열, 안정성 분석 - IBM, Google. Intel, BBN 등에서 개발한 극저온 양자컴퓨터의 메모리 시스템과의 비교 분석
3. 지원 필요성
ㅇ (시급성 및 중요성) - 극저온 기반 양자컴퓨터는 미래 컴퓨터 환경을 선도할 핵심 컴퓨터 기술 중 하나로 인정받고 있으나, 현재 그 기술 수준이 기초적인 양자 구현 및 제어, 알고리즘 개발 단계에 이르고 있어 온전한 양자컴퓨터의 형태를 갖추고 있지 못함. - 양자컴퓨터가 현실화되려면 목표 프로그램을 수행하기 위해 양자를 제어하는 프로세서와 이에 연동되는 메모리 개발이 꼭 필요하고, 이 기술을 빠르게 확보하는 것이 향후 양자컴퓨터 산업을 선도할 핵심 경쟁력이 될 것임. ㅇ (부합성) - 현재 세계 메모리 반도체 시장을 선도하고 있는 국내 메모리 반도체 기술 경쟁력을 바탕으로 극저온 양자컴퓨터를 위해 최적화된 메모리 소자, 설계, 활용 기술의 선제적 개발이 가능할 것임. - 다만 양자컴퓨터는 근시일내에 실용화될 기술이 아니므로 당장의 수익을 목표로하는 산업체의 특성상 산업체의 자생적 기술 개발을 기대하기 어려우므로, 국내 메모리 반도체 산업의 미래 경쟁력 배양을 위한 정부의 거시적/전략적 지원이 필요함. ㅇ (기술 지원) - 국내외 기업/대학/연구소 소재 극저온 기반 양자컴퓨터의 사양 정보 및 활용 환경 제공
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-03			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	강유전성 소재를 적용한 고집적 저전압 3D NAND 요소기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	1	0	2	0
1. 개념 및 산업동향
ㅇ 개념 : 기존 3D NAND형 플래시메모리의 한계에 대응하기 위한 신규 구조 또는 물질 기술 개발을 통한 비휘발성 메모리 성능 향상 - 제품형태 : 저전압으로 구동할 수 있는 저지연 장수명 3D FeFET (Ferroelectric Field Effect Transistor) 소자 - 기술형태 : 3D FeFET 소자의 구성 핵심 소재 개발을 포함한 게이트 스택 구조 설계, 공정 및 평가 기술 ㅇ 산업동향 - 미국과 일본이 NAND 플래시 메모리반도체 관련 첨단 기술 개발과 투자에 고삐를 쥐면서 국내 기업과의 심리적 격차는 상당히 줄어든 상태임. 특히 메모리반도체 제조 난도가 높아지면서 이미 상당한 기술 수준을 쌓은 국내 기업은 성장속도가 느려지고, 이를 따라가는 미국과 일본 기업의 기술 수준은 빠르게 개선되고 있음 - 2017년 (VLSI symposium) 과 2018년 (IEDM) IMEC의 연구그룹은 이원계 산화물 강유전체 박막을 적용하여 3차원 수직적층형 메모리 트랜지스터의 기본 구조와 제작된 소자의 동작 특성을 보고한 바 있음. 이 구조에서는 폴리실리콘 수직 채널을 사용하고 게이트절연막으로 Al:HfO2 박막을 사용하였으며, 3층으로 적층된 메모리 트랜지스터 구조를 제작하여 메모리 소자의 기본적인 동작 특성을 확인함
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 강유전성 소재를 적용한 3D NAND 소자의 해석모델 개발 - 강유전성 박막 및 채널과의 계면 물성에 따른 3D NAND 소자의 성능 예측 방법론 개발 ㅇ 강유전성 소재가 적용된 게이트 스택 공정 기술 개발 - 채널과 게이트 물질을 포함한 최적의 게이트 스택 구조의 제안 - 제안한 게이트 스택을 구현하는 소자 제작 공정 개발 ㅇ 3D NAND용 소자 평가 플랫폼 개발 - 고집적 다단 3D NAND 소자 제작에 적용 가능한 집적공정 기술 개발 - 기존 3D NAND 대비 소모전력, 저지연, 장수명 검증 * 동작 전압 50% 이하, 데이터 리텐션 10년 이상, Endurance 105 이상 검증
3. 지원 필요성
ㅇ 초지능·초연결 4차 산업혁명 시대를 맞아 고집적·고성능 메모리의 중요성이 더욱 커지고 있음 - 80조에 달하는 NAND 플래시 메모리반도체 시장에 미국과 일보 업체들의 대규모 투자 등으로 인한 치열한 경쟁 환경에서, 시장의 절반 이상을 차지하고 있는 한국 기업의 ‘초격차’ 전략 유지를 위한 지속 가능한 경쟁력 확보가 필요함 - 현재 가장 많이 사용되는 NAND 플래시 메모리반도체는 전하 트랩 현상을 이용하여 정보를 저장하기 때문에 높은 전압에서 동작하는 데다 속도가 느리고 반복적인 동작에 취약하다는 문제가 있음 * 기존 NAND 플래시 메모리반도체 대비 저전압 저지연 장수명 3D NAND 플래시 메모리반도체 구현을 위해, 기존 소자 제작 공정과 호환가능한 신소재와 신공정 기술 개발은 필수적임
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-04			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	all-perovskite 구조의 DRAM 커패시터 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	1	0	1	0
1. 개념 및 산업동향
ㅇ 개념 : 차세대 고용량 DRAM 메모리 소자 제작을 위한 커패시터 유전막 및 전극막 제조 기술 - 고용량 데이터 저장이 가능한 고집적도 DRAM 메모리용 커패시터 소자 - 높은 유전율, 높은 정전용량, 낮은 누설전류 특성을 갖는 데이터 저장을 위한 커패시터 유전막 및 전극막 제조 기술 ㅇ 산업 동향 - 현재는 ZrO2 기반의 유전막을 사용중이며, 이는 유전율 30 이하의 유전율로 소자의 스케일링이 가속화됨에 따라 필요 정전용량을 확보하기에 근본적으로 어려움음. - 현재는 TiN 기반의 전극막을 사용중이며, 이는 대부분의 유전막과의 계면에 저유전율 계면층을 형성시키는 문제가 있으며, 물질 고유값인 일함수가 높지 않아 커패시터의 누설전류를 막는데 한계가 있음. - 유전막과 전극막이 잘 조화되는 커패시터 물질에 소재 및 합성 기술 개발이 시급함.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ SrTiO3/SrRuO3 구조의 DRAM 커패시터 기술 개발 - SrTiO3 원자층 증착 공정 개발 * SrO 원자층 증착 공정 기술 개발 * TiO2 원자층 증착 공정 기술 개발 - SrRuO3 원자층 증착 공정 개발 * SrO 원자층 증착 공정 기술 개발 * RuO2 원자층 증착 공정 기술 개발 - SrTiO3/SrRuO3 커패시터 특성 개선 * SrRuO3 박막의 결정화 기술 개발 * SrTiO3 박막의 in-situ 결정화 기술 개발 ㅇ 주요 필요 부가 기술 - Sr 전구체, Ti 전구체, Ru 전구체 개발 - SrO와 TiO2 원자층 증착공정 병합 - SrO와 RuO2 원자층 증착공정 병합 - SrTiO3/SrRuO3 커패시터 기술
3. 지원 필요성
o DRAM 은 우리나라 반도체 산업 최대 수출 항목 중 하나임. 그러나 최근 중국 정부의 막대한 자본 투입으로 기술 격차가 줄어들고 있음. 이에 따라 국내 메모리 산업의 기술 초격차 유지, 차세대 원천 기술 확보, 시장 점유율 유지를 위해 정부 지원이 반드시 필요함. o DRAM 커패시터는 현재 스케일링 한계에 도달했으며 차세대 고유전막의 개발이 절실함. SrTiO3는 높은 유전율로 인해 차세대 고유전막으로 각광받고 있으나, 고르지 못한 전극막과의 계면 특성으로 인해 도입이 힘듦. SrTiO3 유전막이 높은 유전율을 확보할 수 있게 해주는 전극막 도입이 필요함. ㅇ 반도체 기술의 국가간 경쟁심화 상황에서의 핵심 반도체 인력양성 측면. 메모리향 반도체 기술은 물리, 화학 등의 기초학문을 비롯한 다양한 응용학문을 포괄적으로 이해하는 한편, 반도체 소재/공정/소자 기술에 특화된 고급 핵심 전문인력 양성이 시급함.
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-05			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	CMOS 공정 호환성을 가진 Electrochemical RAM 소자 및 공정기술					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 기존 사용의 경원소를 배제하고 반도체 공정 친화적인 물질을 활용한 전기화학적 (electrochemical) 원리 기반의 비휘발성 반도체 메모리 소자 제작을 위한 소재 탐색과 공정 기술 및 소자 성능 평가 기술 - 대용량 비휘발성 반도체메모리 저장장치, NAND 플래시메모리 대체형 스토리지클래스 메모리, 두뇌모사형 시냅스어레이, 지능형 뉴로모픽 하드웨어 시스템 - Li, H 등 기존의 경원소를 배제하고, CMOS 공정과 호환성을 가지는 물질군을 탐색하여 전계인가에 따라 이온교환 혹은 이온이동 등의 전기화학적 동작원리로 구동하는 3단자 메모리 트랜지스터 구현을 위한 제조 공정 기술 ㅇ 산업동향 - 국내외 복수의 연구기관을 중심으로 기존 저항변화형 메모리 (ReRAM) 기술의 일환으로 연구개발 진행 중이나, CMOS 공정 호환성을 가지는 양산성 소자 제조 기술 연구는 본격화 되지 않음. 미국, IBM Watson Research Center의 연구그룹이 2019년 IEDM에서 금속산화물 기반의 3단자 Electrochemical RAM (ECRAM) 어레이를 제작하고, 10ns의 쓰기속도, 107 이상의 반복기록특성과 1000 레벨 이상의 멀티레벨 메모리 특성을 보고하고 있음. 국내의 경우, 유사 연구를 진행하는 대학과 연구소 중심의 연구그룹이 있으나, 해외 연구기관과는 소재탐색과 소자의 동작성능, 동작안정성 및 응용소자 제작 측면에서 기술격차가 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ CMOS 공정 호환 Electrochemical RAM (ECRAM) 개발 - 기존 경원소를 배제한 CMOS 공정 호환성을 가지는 신규 물질탐색 - 공정온도 정합성, 패터닝 가능성, 확산 베리어 특성 등을 고려한 소자 제작 - 3차원 구조 제작인 가능한 원자층증착법 (ALD) 호환 공정 개발 * 요구성과목표: 공정온도 400oC 이하, 소자 스케일링 100nm 이하 ㅇ CMOS 공정 호환 ECRAM 적용 비휘발성 메모리 및 뉴로모픽 소자성능 확보 - ECRAM 비휘발성 메모리 소자의 동작 신뢰성 확보 기술 개발 - 뉴로모픽 시냅스 소자 응용을 위한 대칭성, 선형성, 다치성 확보 기술 개발 - 성능 검증을 위한 메모리/시냅스 어레이 소자 제작 검증 * 요구성과목표: 메모리 쓰기동작 3ns 이하, 4레벨 리텐션 105s 이상, 시냅스특성 가변레벨 1500 이상, 다이나믹 레인지 5000 이상, 선형성 및 대칭성 0.95 이상
3. 지원 필요성
ㅇ 국가 차세대 반도체메모리 핵심원천기술 확보의 측면 - 메모리반도체 기술강국인 우리나라의 국가 차세대 먹거리 기술 발굴 측면에서 기존 DRAM과 NAND플래시메모리의 기술한계 및 기술간극을 메울 수 있는 차세대 비휘발성 메모리 기술 개발이 반드시 필요함. - 우리나라 메모리반도체 기술경쟁력을 강화하고, 신규 메모리 소자의 핵심원천기술을 선점함으로써 경쟁업체 대비 기술 초격차 유지가 필요함. * 활용분야: 비휘발성 스토리지 클래스 메모리, 서버 및 데이터센터 탑재용 대용량 비휘발성 반도체메모리 저장장치 등 ㅇ 4차 산업혁명 시대를 준비하는 차세대 지능형반도체 기술개발 측면 - 최근 전세계적으로 가장 많은 관심을 받고 있는 AI/빅데이터 기반 기술을 지원할 하드웨어 기반의 저전력, 고성능 두뇌모사형 뉴로모픽 시스템과 구성 소자기술의 빠른 개발이 반드시 필요함. * 활용분야: 지능형 뉴로모픽 시스템향 인공시냅스어레이, 딥러닝 가속기 등 ㅇ 반도체 기술의 국가간 경쟁심화 상황에서의 핵심 반도체 인력양성 측면 - 메모리향 반도체 기술은 물리, 화학 등의 기초학문을 비롯한 다양한 응용학문을 포괄적으로 이해하는 한편, 반도체 소재/공정/소자 기술에 특화된 고급 핵심 전문인력 양성이 시급함.
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-07			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	초박막 channel FET 기반 4D 적층용 2T-0C DRAM 소자					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	1	0	1	0
1. 개념 및 산업동향
ㅇ 개념 : DRAM 반도체의 집적도 향상을 위한 커패시터리스 DRAM 소자 기술 개발 및 이를 통한 수직 집적 구조 구현과 신규 초박막 채널층 소재 및 공정 기술 개발 - 제품형태 : IGZO, 2D 소재 등 10 nm 이하 두께에서 높은 전하이동도를 가지는 채널 층을 이용한 FET로 커패시터 없이 전하를 저장할 수 있는 커패시터리스 DRAM 소자 개발 및 수직 집적 구조 개발 - 커패시터리스 DRAM 소자 개발 : Cell Tr.에 해당하는 write Tr.(Wtr)와 capacitor 역할을 하는 read Tr.(Rtr)로 Wtr word line(WWL)입력에 따라 SN에 전하를 저장/제거하며, 그에 따라 변하는 Rtr의 Bit line(RBL)의 current로 D0, D1을 구분함 - 수직 집적 구조 구현 : PUC 구조, M3D 공정을 통한 2T-0C memory cell array 적층 구조 구체화 및 평가 - 10 nm 이하 초박막 채널층 소재 개발 : IGZO 또는 2D 소재를 이용한 bottom, Top Tr. layout과 적층 구조에서 공정 안정성 확보를 위한 저온 공정 기술 평가 - 신규 소재 기반 channel FET의 mobility, retention, endurance 전기적 특성 평가 ㅇ 산업동향 - DRAM은 지속적인 공정미세화를 통한 집적도 향상이 진행되고 있으나 1 um 이상의 높이를 갖는 커패시터 형성 공정의 난이도 증가로 집적도 향상에 어려움을 겪고 있음 - 또한 커패시터의 물리적 구조로 인해 NAND flash 메모리에서 집적도 향상을 위해 도입한 수직 집적 구조 적용도 불가능한 실정임 - 따라서 DRAM에서 커패시터 없이 정보를 저장할 수 있는 소자 개발 관련 다양한 구조가 제시된 바 있으나 동작전압 (Vop) < 1.2 V, Sensing margin > 2μA, Refresh time > 64 ms 등의 현재 DRAM 소자에 요구되는 동작 특성을 만족시키지 못함 - 2T0C-DRAM 은 2개의 Tr.로 DRAM 소자 구현이 가능하여 NAND flash 수준의 집적도 및 수직집적구조 구현이 가능한 장점을 가지고 있으나 기존 Si 기반 소자로는 물성 달성에 어려움을 겪고 있음 - 이를 개선하기 위해 IGZO와 같은 산화물 반도체 또는 MoS2와 같은 2D 소재 기반 새로운 채널층 적용에 대한 연구가 진행중임 - 특히 IGZO와 같은 신규 채널 소재의 경우 10 nm 이하의 초박막 형태에서 매우 높은 전하이동도를 가져 커패시터리스 DRAM 소자와 함께 PUC 구조 등 차세대 DRAM 구현을 위한 핵심 소재로 개발 추진 중
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ Si 채널 기반 커패시터리스 DRAM 소자의 평판 특성 확보 - Vop < 1.2 V, Sensing margin > 2 μA, Refresh time > 64 ms ㅇ 새로운 채널 물질 기반 커패시터리스 DRAM 소자의 평판 특성 확보 - 채널 물질 특성 확보: 전하 이동도 > 60 cm2/Vs - Vop < 1.2 V, Sensing margin > 2 μA, Refresh time > 64 ms ㅇ 수직 집적 구조 구현 - Si 채널 기반 수직 집적 구조 커패시터리스 sDRAM 소자 구조 개발 및 구현 * 최적화된 수직 집적 구조 및 공정 scheme 개발 * 3층 이상의 수직 적층 구조 실증 - 새로운 채널 물질 기반 수직 집적 구조 커패시터리스 DRAM 소자 구조 개발 및 구현 * 채널 물질 증착 공정 개발- 공정온도 < 600 ℃, step coverage > 95% * 최적화된 수직 집적 구조 및 공정 scheme 개발 * 3층 이상의 수직 적층 구조 실증
3. 지원 필요성
ㅇ DRAM은 우리나라 중추 산업으로 우리나라 경제에서 차지하는 비중이 매우 높음. 하지만 스케일링 한계로 인해 타 경쟁 국가 및 경쟁 업체와의 격차 확보에 어려움을 겪고 있음. 따라서 지속적인 시장 규모 확보 및 확대를 위해서 커패시터리스 DRAM 소자 개발을 통한 스케일링 패러다임 전환과 선제적인 기술 확보 및 이에 대한 전문 인력 육성이 필요함 ㅇ 본 과제는 요소기술 개발로써 세계 최초·최고의 기술로 원천특허 확보 또는 기술선점 효과가 큰 기술임. 또한 관련 전문인력 양성 측면에서 대학.출연연이 주관하는 원천기술형 유형이 적합함. ㅇ DRAM은 우리나라의 시장 점유율 및 기술 수준이 세계 최고 수준으로 본 과제를 통해 개발될 요소기술은 원천기술로써 선점 효과 및 추후 파생 응용성이 높음. 이를 통해 경쟁 국가 및 업체와의 기술 격차 및 시장 점유율 유지 및 확대에 크게 기여할 것으로 기대됨
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-08			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	고속/저전력/고신뢰성의 SOT(Spin Orbit Torque)-MRAM 소자 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - Spin-Orbit-Torque (SOT)는 Spin-Orbit Coupling에 의해 기인한 스핀 동역학 현상으로, 중금속(HM)/강자성체(FM) 계면의 spin accumulation이 interfacial Rashba-Edelstein effect와 Spin Hall effect로 나타나 FM에 속한 자화(Magnetization, M)에 작용하여, 저전력, 초고속 M switching을 가능하게 함. - Read/Write path가 동일한 STT(Spin-Transfer-Torque)-MRAM 대비 Read 전류는 두 자성층 사이의 산화층을 지나고, Write 전류는 자성층에 접한 heavy metal을 지나 Read/Write path가 SOT-MRAM에는 분리되어 있어, 고신뢰성의 Read/Write가 가능함 ㅇ 산업동향 - Voltage-controlled magnetic anisotropy와 SOT 기술 최적화(외부자기장 제거, 2-terminal 동작이 가능한 소재 합성, 공정 적층, 소자 제작) 기술을 통해 write speed/current density를 최소화하는 방향으로 구체화되고 있음
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 초저전력 SOT-induced switching에 특화된 소재/소자 configuration 최적화(Current Shunting 최소화 고려할 것) ㅇ Field-free SOT-induced switching을 위한 소재/소자 설계 및 제작 ㅇ 2-terminal SOT-MRAM을 위한 소재 합성과 적층 구조에 따른 소자 제작
3. 지원 필요성
ㅇ Hyper-scaling 시대의 CMOS-Si 위주의 소자에 대한 새로운 대안(국내 반도체 기업의 경쟁우위) - SOT-MRAM은 STT-MRAM의 Read/Write 신뢰성을 개선하여 초저전력, 초고속 SOT-MRAM, SOT-spin logic, spin Hall nano-oscillator, 그리고 synaptic 소자들의 prototype으로 해당 원천 기술 뿐만 아니라 대용량 고집적 비휘발성 메모리/로직 소자로의 응용 기술 확보가 절실함. ㅇ 3D-IC 대두로 인한 기존 메모리/로직 소자와의 heterogeneous integration 기술 선점(디지털 뉴딜 정책 연계) - Top-down 방식의 CMOS 공정 기술 탈피와 3D-stacking을 통한 기존 메모리/로직 소자와의 연계 및 응용 기술 확보
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-09			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	위상절연체를 활용한 스핀-궤도 토크 자기저항메모리 (MRAM)의 한계 극복 기술					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 기존 SOT-MRAM (혹은 STT-MRAM)의 소비 및 구동 전력 측면에서의 한계를 극복한 저전력, 고효율의 차세대 MRAM 개발을 위한 소재 원천기술 ㅇ 산업동향 - 국내에서는 스핀트로닉스 기반 메모리 및 스핀 전자소자 연구가 기존 메모리 시장 대체에 초점을 맞춤. 전 세계 스핀트로닉스 메모리 및 시스템 시장 규모가 약 40조 원이며 국내 기업의 메모리 반도체 시장 점유율이 50%임을 감안하여 계산하면, 국내 시장 규모는 2018년 현재 약 20조 원 정도로 추정. 한편 삼성전자는 2011년에 MRAM의 원천특허를 보유한 미국의 그란디스(Grandis)를 인수했으며, 하이닉스와 도시바(Toshiba)는 STT(스핀전달토크)-MRAM 개발을 위한 협력 연구 착수함. 또한 산업통상자원부는 2015년 30nm 수준의 STT-MRAM 4,000만 달러를 연구개발에 투자함. * 삼성: SRAM 프레임 버퍼를 대체. 삼성은 온 칩 SRAM 프레임 버퍼를 대체하는 임베디드 MRAM 기술을 개발했음. 28nm 세대의 FD SOI CMOS 로직과 같은 공정으로 제조하며, 8Mbit의 STT-MRAM(스핀 주입 자기 저항 메모리) 매크로를 시연했음. SRAM 프레임 버퍼와 비교하면 저장 밀도가 늘었음. 같은 제조 공정으로 만든 SRAM 메모리의 밀도는 0.15제곱mm/Mbit지만, 이번에 개발한 임베디드 MRAM은 0.08제곱mm/Mbit로 실리콘 면적을 절반 가까이 줄였음. 재기록 수명은 10의 10제곱 사이클(온도 -40도의 경우)로 상당히 긴 편. 데이터 저장 시간은 몇 분(온도는 85분)이라 60분의 목표에는 아직 미치지 못함. 소비 전력은 DRAM보다 낮지만 온칩 SRAM보다 여전히 높음. 삼성은 MTJ 스위칭 효율을 높여 소비 전력을 SRAM 수준으로 낮출 수 있을 거라고 설명함. - 국외에서는 19년에 STT-MRAM이 시장에서 큰 영향력을 가질 수 있을 것으로 전망하며 매출액은 2014년 3억 달러에서 2020년에는 30억 달러로 증가할 것으로 전망하고 있음. 미 국방성에서 첨단 연구를 담당하고 있는 DARPA (US Defense Advanced Research Projects Agency)는 스핀트로닉스 연구분야에 향후 수년간 1억 달러의 연구비를 투자하고 있음. Everspin은 16Mb MRAM을 제품 생산한 경험을 바탕으로 이미 STT-MRAM에서의 경쟁력을 갖추고 있으며 Crocus/IBM은 공동특허 라이선스 계약을 체결함으로써 Thermally assisted Magnetic-Logic-Unit(MLU) 분야에서 경쟁력을 갖춤. * 에버스핀: 생산단가가 낮은 범실용적 MRAM 개발. 최근, STT-MRAM 양산을 준비 중인 미국 MRAM 전문 기업 에버스핀이 최근 고용량 토글(Toggle) MRAM 기술을 공개했다. 에버스핀의 새로운 토글 MRAM은 기존의 RAM과 ROM, 그리고 RAM에 사용되는 배터리 등을 통합하는 심플한 구조로 5G나 IoT 등 새로운 장비에 적용될 것으로 기대됨. 일반적으로 MRAM은 기존의 SRAM과 EEPROM의 조합을 대신해 사용함. SRAM과 EEPROM 그리고 SRAM에 사용되는 배터리를 하나로 통합할 수 있다는 장점이 있음. 이에 따라 32Gb MRAM은 기존의 16Gb MRAM보다 더 심플한 공정을 기대할 수 있다는 장점이 있음. 디바이스의 장기적인 신뢰성은 물론 설계의 단순성에서 큰 장점이 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 밀도범함수이론(DFT) 계산을 통한 물성 예측 방법 구축 및 유효 소재 도출 - 원소 도핑 및 반데르발스 갭 이종접합에 따른 전자 상태밀도, 스핀구조 및 스핀-전하 전환효율 연동, 물성변화 예측 모델 확립 - 이론적으로 예측된 소재 설계 인자의 물성치를 이용한 소자 모델링 기법 개발 ㅇ 소재군 High-throughput 합성 및 효율평가 메트롤로지 탐색 - 스퍼터, MBE 및 전기화학적 self-odering 방법을 이용한 빠르고 정확한 실용화 가능한 위상절연 박막 성장 법 확보 (surface rougnhess < 0.5 nm) - 스크리닝 된 후보 소재 군에 대한 THz emission, MOKE 등의 비접촉 방식을 이용한 소자 효율 특성화를 위한 메트롤로지 확보 - 단위소자 기반 위상절연체 물성 및 스핀소자 관련 특성의 전기적 측정 플랫폼 구축 - 전기적 측정 플랫폼을 통해 소자 구동에 관련한 절대적 효율 지표 제시 * 스핀홀각도 > 10이상, 스위칭 전류 1MA/cm2 이하 확보. ㅇ 뉴메모리 한계 극복을 위한 구체적 가능성 탐구 - MRAM 실제 구동을 위한 MTJ 구조 중 스위칭 특성을 파악하기 위한 전기적 플랫폼 구축 - DC 구동 및 펄스 구동 하에 위상절연체의 특성을 이용하여 최적화된 동작특성 요소 확보 - 위상절연체 군 중에서 가장 좋은 소자 효율을 보이는 물질 확보
3. 지원 필요성
ㅇ (기술적 중요성) 현대 반도체 칩 기술은 20세기 후반부터 지속적인 공정 및 기술 개발을 통해 저전력화, 소형화, 고집적화를 이루었다. 현대에 들어서 공정상 그리고 기존 반도체 칩에 들어가는 전자소재의 물리적 한계에 부딪히면서 정체기에 들어서고 있다. 따라서 기존 소재의 물리적 한계를 극복하고 뛰어난 성능을 보이는 새로운 저전력, 고성능, 초소형의 전자소재 개발에 대한 수요에 맞춘 관련된 연구 개발이 활발하게 이뤄지고 있다. ㅇ (경제적 중요성) 2017년 반도체 분야에서 삼성전자는 74조 원, SK 하이닉스는 30조 원의 매출을 기록하며 국내의 경제를 지탱하고 발전시키는 효자산업임을 증명하였다. 하지만, 이는 단기적인 메모리 가격의 상승에 의한 효과로 메모리 단품이 주력인 우리 반도체 산업에 비관적인 전망이 제기되고 있다. 기술격차가 상대적으로 작은 3D 낸드플래시의 경우 도시바ㆍ웨스턴디지털ㆍ인텔ㆍTSMC 등 주요 반도체 기업들이 생산 설비를 추가해 2018년부터 생산을 크게 늘릴 계획이고 게다가 세계 최대의 반도체 수입국인 중국은 지난 2015년 향후 10년간 약 164조 원을 반도체 산업에 투자하여 국가 차원의 ‘반도체 굴기’를 선언하고 정부 지원을 통하여 투자를 늘리고 해외 기업을 인수·합병하며 한국과의 기술 격차를 줄이고 있다. ㅇ (원천성) 기존 소재로는 현존하는 메모리(MRAM 등) 의 한계를 극복할 수 없으므로, 우수한 소재에 대한 탐구가 필수적임. Si의 발견이 현존하는 메모리 시장을 몇십 년간 좌우하였듯 원천소재에 대한 선점적 기술 확보는 뉴메모리 후세대 몇십 년의 부가가치를 발휘할 것으로 사료됨.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-10			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	sub-10 nm DRAM 개발을 위한 전극막/유전막 계면 특성 분석 및 개선 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		7	3	3	2	1	0	1	0
1. 개념 및 산업동향
o 개념 : sub-10 nm DRAM 개발을 위한 전극막/유전막 계면 특성 분석 및 개선 기술 개발 - 제품형태 : 전극막/유전막 계면에서 계면층 형성 여부 및 형성 정도 정량화 기술 개발, 계면층 형성 억제 공정 및 구조/재료 개발 - 기술형태 : 전극막/유전막 계면에서 계면층 형성 여부 및 형성 정도 정량화 기술 개발, 계면층 형성 억제 공정 및 구조/재료 개발 * 전극막/유전막 계면층 여부 형성을 확인하기 위한 전기적 특성 측정 기반 측정 기술 개발 * 계면층 형성 정도 정량화 평가 기준 마련 및 전기적 특성 측정 기반 측정 기술 개발 * 고속 동작 평가를 위한 전기적 특성 평가 기술 개발 o 산업동향 - DRAM scaling에 따라 1b-nm 이하 sub-10 nm 급 DRAM에서는 전극막과 유전막의 물리적 두께는 5 nm 이하로 감소 - 전극막/유전막 사이에는 불가피한 계면층이 형성되며 이 계면층은 대략 1~2 원자층 (0.3 nm 이하)로 형성된다고 알려짐 - 이 계면층은 결함 농도가 높거나 결정성이 저하되어 전극막/유전막/전극막 구조 커패시터에서 정전용량 감소를 야기함 - 특히 계면층은 고정된 두께를 차이하므로 유전막 두께가 줄어들수록 계면층의 비율은 점차 증가하며 전체 특성 열화에 계면층이 큰 영향을 미치게 됨 - 하지만 아직 계면층 형성 원인 및 이로 인한 특성 열화 메커니즘에 대한 정확한 파악이 되지 않았으며 계면층 측정 및 정량화 방안도 제시되지 않음 - 계면층 개선을 통한 스케일링 한계 극복을 위해서는 계면층 형성 원인에 대한 파악 및 이에 맞는 공정, 구조, 재료 개발이 필요함 - 그에 선행하여 계면층을 제대로 측정하고 정량화할 수 있는 기술 개발 필요
2. 지원 범위
o 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 o 전극막/유전막 계면에서 계면층 형성 여부 및 형성 정도 정량화 기술 개발 - 전극막/유전막 계면층 여부 형성을 확인하기 위한 전기적 특성 측정 기반 측정 기술 개발 - 계면층 형성 정도 정량화 평가 기준 마련 및 전기적 특성 측정 기반 측정 기술 개발 - 고속 동작 평가를 위한 전기적 특성 평가 기술 개발 o 계면층 형성 억제 공정 및 구조/재료 개발 - low-k 형성에 의한 유전상수 저하 < 10% - low-k 층 두께 < 0.1 nm
3. 지원 필요성
o (지원 필요성) - DRAM은 우리나라 중추 산업으로 우리나라 경제에서 차지하는 비중이 매우 높음 - 하지만 스케일링 한계로 인해 타 경쟁 국가 및 경쟁 업체와의 격차 확보에 어려움을 겪고 있음 - 따라서 지속적인 시장 규모 확보 및 확대를 위해서 DRAM 스케일링의 가장 핵심 기술인 커패시터 요소 기술 개발 및 이에 대한 전문 인력 육성이 필요함 o (제안기술 유형 결정 사유) - 본 과제는 요소기술 개발로써 세계 최초·최고의 기술로 원천특허 확보 또는 기술선점 효과가 큰 기술임 - 또한 관련 전문인력 양성 측면에서 대학.출연연이 주관하는 원천기술형 유형이 적합함. o (기술성, 시장성) - DRAM은 우리나라의 시장 점유율 및 기술 수준이 세계 최고 수준으로 본 과제를 통해 개발될 요소기술은 원천기술로써 선점 효과 및 추후 파생 응용성이 높음 - 이를 통해 경쟁 국가 및 업체와의 기술 격차 및 시장 점유율 유지 및 확대에 크게 기여할 것으로 기대됨
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-13	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	500단 이상 3D NAND 메모리 셀 고성능/고집적화 기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	7	3	3	2	1	0	9	0
	핵심주제1	3D NAND 메모리 셀 적용 고이동도 채널 소재 개발
	핵심주제2	3D NAND 메모리 셀 스케일링 기술 개발
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별 컨소시엄을 구성하여 제안 ㅇ 개념 : 500단 이상의 3D NAND에서 메모리 셀 스케일링에 의한 메모리 동작, 변동성, 신뢰성의 실효성 있는 해석 결과를 제공하는 방법 개발 및 채널 소재의 실험적 개발 - 제품형태 : 고용량 3D NAND 플래시 메모리 - 기술형태 : 500단 이상의 3D NAND에 적용할 수 있고 메모리 셀 스케일링을 연장할 수 있는 유전막 소재 및 구조의 실험적 개발, 500단 이상의 3D NAND 해석 및 실험 개발 플랫폼 기술, 채널 소재 공정 기술 ㅇ 산업동향 - 현재 200단 이상의 3D NAND 플래시 개발 완료 - 단수 증가에 따른 채널 신소재 개발 필요성은 인지되고 있으나, 타당성 있는 개발 결과 및 비전이 미비함 - 3D NAND 의 고용량화 연장을 위한 유전막 신소재 개발은 정체되어 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심주제 1) 3D NAND 용 고이동도 채널 소재 개발 - 500단 이상의 3D NAND에서 메모리 셀 스케일링 해석 플랫폼 개발 * 유전막 소재 변동성 모델링 방법론 개발 * 메모리 동작, 변동성, 신뢰성 모델링 방법론 개발 - 500단 이상의 3D NAND 메모리 셀 스케일링 실험 개발 플랫폼 개발 * 500단 이상의 3D NAND 메모리 셀 스케일링에 따른 메모리 동작, 변동성, 신뢰성을 평가할 수 있는 소자 테스트 플랫폼 개발 * 500단 3D NAND 기준으로 1Tb/mm2 이상의 데이터 용량 구현을 실험적으로 평가할 수 있는 소자 테스트 플랫폼 개발 - 차세대 3D NAND 유전막 소재 공정 개발 * 500단 3D NAND 기준 1Tb/mm2 이상 데이터 용량의 종횡비 조건에서 균일증착 공정 개발 * 전공정과 후공정을 포함한 균일두께, 균일물성 모듈공정 개발 * 변동성과 신뢰성을 개선할 수 있는 유전막 소재의 물성 및 공정 방법 도출 ㅇ (핵심주제 2) 3D NAND 메모리 셀 스케일링 기술 개발 - 500단 이상의 3D NAND 해석 플랫폼 개발 * 채널 소재 변동성 모델링 방법론 개발 * 셀 전류의 크기 및 변동성 모델링 방법론 개발 - 500단 이상의 3D NAND 실험 개발 플랫폼 개발 * 고이동도 채널이 적용된 트랜지스터 및 500단 이상의 3D NAND를 반영할 수 있는 소자 테스트 플랫폼 개발 * 변동성을 실험적으로 평가할 수 있는 소자 테스트 플랫폼 개발 - 차세대 3D NAND 채널 소재 공정 개발 * 500단 이상의 종횡비 조건에서 균일증착 공정 개발 * 전공정과 후공정을 포함한 균일두께, 균일물성 모듈공정 개발 * 고이동도 및 저변동성 채널 물성 구현 공정 개발
3. 지원 필요성
ㅇ 고용량 3D NAND 플래시의 혁신 원천기술 필요 ㅇ 반도체 기술의 국가간 경쟁심화 상황에서의 핵심 반도체 인력양성 필요
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 3억원 이내(총 정부출연금 15억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-14	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	차세대 뉴로모픽/인메모리 컴퓨팅 연산칩 구현기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	7	3	3	2	2	0	0	0
	핵심주제1	차세대 뉴로모픽/인메모리 컴퓨팅 소자 구현기술 개발
	핵심주제2	뉴로모픽/인메모리 컴퓨팅 소자 모델링, 시뮬레이션 및 평가기술 개발
	핵심주제3	차세대 뉴로모픽/인메모리 컴퓨팅 소자 적용 신경망 연산기 개발
1. 개념 및 산업동향
ㅇ 제안 방법 : 본 과제는 핵심주제별 컨소시엄을 구성하여 제안 ㅇ 개념 : 차세대 뉴로모픽 또는 인메모리 (In-Memory) 컴퓨팅 연산칩 구현을 위한 소자구조 및 제조공정 기술을 개발하고, 차세대 인메모리 컴퓨팅 소자의 컴팩 모델 개발과 뉴로모픽 또는 인메모리 컴퓨팅 연산칩의 성능 시뮬레이션 평가 기술을 연계 개발함으로써, 주변 CMOS 회로 정합성 확보와 연산 알고리즘 설계, 연산칩 성능 시뮬레이션 및 제작 검증을 통해 이진 신경망 연산칩 기술을 개발 ㅇ 산업동향 - Stanford, MIT, GeorgiaTech, 북경대와 같은 세계 유수의 대학 뿐만이 아니라 삼성, TSMC, Applied Materials, ST Microelectronics, GlobalFoundries와 같은 반도체 대기업과 Mythic, Rain Neuromorphic과 같은 스타트업 기업 등이 RRAM, PRAM, ECRAM, FeFET 등과 같은 차세대 메모리 소자 개발과 이에 기반한 뉴로모픽 컴퓨팅 칩에 대한 실험적 구현 및 제품 개발에 활발히 나서고 있어 국제 경쟁력 확보를 위하여 국내에서도 우수한 성능의 소자 기술 개발이 필요한 상황임. - 각 연구실 수준에서 제작하고 있는 저항변화 메모리의 소자 모델들은 소자의 기본적인 특성은 잘 표현하고 있으나 아날로그적인 특성, 신뢰성과 같이 뉴로모픽 칩 평가에 중요한 특성들은 누락되어 있음. 향후 소자 모델의 정확도와 기능을 개선한 기업 또는 연구자가 뉴로모픽 칩을 효율적으로 개발할 수 있을 것으로 예상됨. - 대만 TSMC의 경우 RRAM 소자 모델을 제공하여 설계 연구자들이 뉴로모픽 칩을 디자인하는데 활용하고 있으며, 미국 IBM의 경우 PRAM 소자 모델을 자체 개발하여 뉴로모픽 칩 제작에 활용하고 있음. - SRAM과 같이 이미 개발이 완료된 메모리 소자에 기반한 In-Memory 컴퓨팅 기술을 이용한 신경망 연산기도 활발히 개발되고 있음. 이와 같은 경우에 차세대 메모리 소자를 이용하여 디지털 가중치를 저장하는 SRAM을 기능적으로 대체하는 연구도 가능함. - 디지털 가중치를 저장하는 시냅스 소자를 이용하여 In-Memory 신경망 연산기를 구현하는 경우에 아날로그 가중치를 저장하는 시냅스 소자 대비 면적이 증가할 수 있기 때문에 이진 가중치를 저장하는 경우가 많음. 이런 경우 추론 성능 감소가 발생하는데 이를 최소화시킬 수 있는 알고리즘 및 아키텍처에 대한 연구가 활발히 진행되고 있음. 한국 삼성종합기술원은 2021년 MRAM을 디지털 가중치 저장하는 시냅스 소자로 사용한 인-메모리 컴퓨팅 칩 발표. - 따라서 기존 저항변화 방식을 넘어서 신개념 소자 개발로 아날로그 가중치를 저장할 수 있는 시냅스 소자 필요. 아날로그 가중치 갖는 시냅스가 탑재된 인-메모리 기반 연산기 개발 선점 필요.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 소자, 설계 전문성을 보유한 융합 반도체 고급전문인력 양성 ㅇ (핵심주제1) 차세대 뉴로모픽/인메모리 컴퓨팅 소자 구현기술 개발 - CMOS 공정 호환성 갖는 뉴로모픽/인메모리 컴퓨팅 소자 용 원천 소재 확보 - 차세대 메모리 기반 디지털/아날로그 가중치 시냅스 소자 개발 - 인메모리 신경망 연산에 활용 가능한 시냅스 회로 설계 - 소자 어레이 제작을 통해 인메모리 컴퓨팅 동작 검증 ㅇ (핵심주제2) 뉴로모픽/인메모리 컴퓨팅 소자 모델링, 시뮬레이션 및 평가기술 개발 - 차세대 메모리 소자 모델링 · 차세대 메모리 소자의 모델 개발 (소자 신뢰성 포함) · 실험 기반의 소자 모델 파라미터 확보 및 라이브러리 구축 - CMOS와 차세대 메모리 소자 혼합 시뮬레이션 환경 · 차세대 메모리 소자에 기반한 뉴로모픽 칩 아키텍처 시뮬레이션 기술 · 소자 모델 기반 회로 시뮬레이션 구현 기술 · 실제 소자 및 뉴로모픽 칩 측정을 통한 모델 성능 검증 ㅇ (핵심주제3) 차세대 뉴로모픽/인메모리 컴퓨팅 소자 적용 신경망 연산기 개발 - 인메모리 신경망 연산을 위한 소자 구동용 경량 회로 기술 개발 · 차세대 메모리 (시냅스) 소자 구동에 최적화된 경량 회로 설계 · 차세대 메모리 (시냅스) 소자에 기반한 뉴로모픽 칩 아키텍처 설계 · MPW 등을 이용하여 뉴로모픽 칩 제작 및 소자와 연계하여 성능 검증 - 인메모리 신경망 연산을 위한 알고리즘 개발 · 소자 및 회로의 특성에 특화된 인메모리 신경망 연산 알고리즘 개발 · 시뮬레이션을 통한 알고리즘 검증 · 개발된 시냅스 소자와 경량 회로 칩을 연계하여 알고리즘 기본 동작 검증
3. 지원 필요성
ㅇ (부합성) 새로운 반도체 제품 개발을 통한 시장 점유율 확대 및 제품 다변화, 인공지능 기술 발전을 목표로 하는 정부 시책에 부합 ㅇ (중요성) 초거대 인공지능 모델과 같은 대규모 연산이 필요한 프로그램의 등장으로 인해 요구되는 컴퓨팅 성능 역시 기하급수적으로 증가하여 인공지능 기술의 독점 및 대규모 에너지 소모에 따른 환경 오염 문제 대두됨. 뉴로모픽 또는 In-Memory 컴퓨팅 기술을 통해 컴퓨팅 성능을 대폭 향상함으로서 문제 해결에 기여할 수 있을 것으로 기대됨. ㅇ (시급성) 주요 강대국들은 대규모 정부 연구비 및 기업 보조금 또는 민간의 스타트업 투자를 통해 뉴로모픽 또는 In-Memory 컴퓨팅 기술을 활발히 개발하고 있기에 시급히 대응할 필요가 있음. ㅇ (원천성) 차세대 뉴로모픽 (In-Memory) 컴퓨팅을 위한 소자 모델 개발 기술은 뉴로모픽 칩 개발에 있어서 핵심적인 역할을 수행할 원천 기술임. 특히 최근에는 기계 학습 기반 소자 모델 개발 방법론이 활발히 연구되고 있어서 원천 기술을 확보할 수 있을 가능성이 높음. - 차세대 In-Memory 신경망 컴퓨팅 기술은 어떤 소자를 사용하며 어떤 신경망 연산 방식(아날로그, 디지털, 아날로그/디지털 등)을 사용하느냐에 따라 다양한 조합이 가능함. 특정 application에 최적화된 조합의 개발을 통해 원천기술 확보가 가능함.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-15	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체소자 및 시스템
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	■ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	수직 적층 가능한 DRAM cell 트랜지스터향 핵심 요소 공정기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	7	3	3	2	1	0	1	0
	핵심주제1	수직 적층형 cell 트랜지스터의 채널 공정기술 개발
	핵심주제2	수직 적층형 cell 트랜지스터의 컨택 공정기술 개발
	핵심주제3	수직 적층형 cell 트랜지스터의 요소공정 평가 TEG 및 컴팩트 모델 개발
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념: 기존 2차원 평면에 국한되어 있는 DRAM의 집적도 향상을 위해 수직 적층이 가능한 DRAM 용 트랜지스터 구현을 위한 핵심요소 공정기술 ㅇ 산업동향 - DRAM은 전 세계 시장의 70% 이상을 점유하고 있는 국가핵심전략산업으로 지속적인 기술개발을 통한 제품의 고도화(집적도 향상)가 요구됨. - DRAM 집적도 향상을 위해 현재의 6F2에서 4F2 변경된 소자 구조 개발 중임. - 다양한 DRAM 구조가 제안되고 있으나 모든 소자업체들이 Si 또는 신소재 기반의 모놀리딕 수직 적층형 3D DRAM 개발에 집중하고 있음. * 모놀리딕 3D DRAM은 기존 평면상에 형성되는 2D DRAM을 옆으로 누이고 vertical NAND와 비슷한 방식으로 cell 위에 cell을 적층해 가는 구조임. - 삼성전자/SK하이닉스에서는 2차원 평판 구조의 1a급 DRAM 양산 중으로, 10 nm 이하 급 DRAM 개발을 위해 모놀리딕 적층형 3D DRAM 소자 개발 추진 중임. - 미국 micron은 커패시터를 눕히지 않는 구조의 특허 출원과 함께 모놀리딕 적층형 3D DRAM 개발에 많은 투자를 하고 있음. - 이러한 3D DRAM 구현을 위해서는 이에 적합한 핵심 소재 및 공정기술 개발이 기반이 되어야 함. - 기존 Si 및 신소재 기반 채널의 안정적 적층기술과 이와 연관된 핵심 모듈 소재/공정기술 개발이 필요하며 새로운 cell 구조 평가를 위한 테스트 패턴구조 및 소자 모델링 기술 등의 개발이 요구됨.
2. 지원 범위
ㅇ 반도체 전문인력 양성 - 반도체 소자 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심주제1) 수직 적층형 cell 트랜지스터의 채널 공정기술 개발 - 단결정 Si 성장 기반 수직 적층을 통한 채널 구조 형성 기술 개발 (≥60 stacks) - 낮은 off-current를 갖는 채널용 신소재의 균일한 전기적 특성의 수직 적층 기술 개발 (≥10 stacks) - 낮은 off-current를 갖는 채널 신소재에 적합한 게이트 절연막 소재 및 게이트 전극 공정기술 개발 ㅇ (핵심주제2) 수직 적층형 cell 트랜지스터의 컨택 공정기술 개발 (Si: 10-8 ohm-cm2, 신소재: 10-4 ohm-cm2 수준에서 정량목표 자율 제시) - 3차원 미세 side contact 구조에 적합한 컨택 공정기술 개발 - 신소재 채널에 적합한 저저항 컨택 공정기술 개발 - 3차원 구조 컨택 형성을 위한 저저항 금속 ALD 공정기술 개발 ㅇ (핵심주제3) 수직 적층형 cell 트랜지스터의 요소공정 평가 TEG 및 컴팩트모델 개발 - 수직형/수평형 게이트 구조를 갖는 cell 트랜지스터의 핵심요소공정을 모두 평가 가능한 TEG 개발 (250 nm 이하 설계 rule) - 단결정 Si 채널과 신소재 채널 기반 적층형 cell 트랜지스터의 물리기반 컴팩트 모델링 (기존 컴팩트모델의 fitting 또는 neural network 기반 모델 등의 empirical 모델 지양) - 컴팩트모델의 Verilog-A 코딩을 통한 상용 SPICE tool 적용 및 후보 구조별 cell array와 주변회로의 SPICE simulation을 통한 전기적 성능지표 평가
3. 지원 필요성
ㅇ 빅데이터 시대 도입에 따른 데이터 저장 및 처리의 중요성이 매우 커짐에 따라 초고용량 메모리 개발이 시급함. - 2차원 구조인 기존 기술이 집적화에 한계를 가짐에 따라, 메모리 집적화 지속을 위한 신기술 도입의 중요성이 크게 부각되고 있음. - 3차원 적층 DRAM 기술은 기존 DRAM 기술의 한계를 뛰어넘는 혁신적인 기술로, 기술 개발이 시급함. ㅇ 반도체 산업은 국가 5대 신사업에 해당하며 특히 전 세계 DRAM 시장의 70% 이상을 점유하고 있는 DRAM 산업은 국가핵심전략산업임. ㅇ 반도체 기술의 국가 간 경쟁심화 상황에서의 핵심 반도체 인력양성 측면 - 메모리向 반도체 기술은 물리, 화학 등의 기초학문을 비롯한 다양한 응용학문을 포괄적으로 이해하는 한편, 반도체 소재/공정/소자 기술에 특화된 고급 핵심 전문인력 양성이 시급함. - 특히 DRAM과 같은 소자 기술의 경우, 학교에서 차세대 소자의 집적을 통한 구현이 현실적으로 불가능하므로 핵심요소/모듈 공정기술의 연구를 기반으로 하는 고급인력 양성이 필요함. - 또한, 본 과제의 경우 개별적 단위기술개발보다는 공통의 소자를 중심으로 한 통합형 과제운영을 통한 고급인력의 실무역량 증진이 필수적임.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-16			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				SoC
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	웨어러블 디바이스용 초소형 고감내 ESD보호회로가 내장된 무선충전 SoC개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	5		4	2	3	9	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 웨어러블 디바이스용 고감내 ESD 보호회로가 내장된 low power 레벨 (5W급) 무선 충전 SoC 개발 - 웨어러블 전체 시스템에 적용이 가능하도록 small form factor로 구현 - 소형 웨어러블 장치에 내장되는 고감내특성 ESD보호회로, AC- DC 변환기의 경우 정류기, DC-DC 변환기 등을 높은 수준의 기술로 개발 - 5W급 무선 충전을 위한 초소면적 무선 충전 회로 IP - 정류기와 DC-DC converter 및 고감내 ESD 보호회로가 내장된 AC-DC 변환기 ㅇ 산업동향 - 현재 극저온 양자컴퓨터에서 활용되고 있는 양자제어 프로세서에 연동되는 메모리는 그들이 위치한 다양한 온도 범위 (4mk~270K)에 따라 CMOS, MRAM, SFQ 등의 다양한 소자와 이를 이용한 회로로 구현되고 있으나, 각각 성능, 발열, 대역폭 등에서 장단점을 가지고 있기에 미래에 등장할 대규모 양자컴퓨터에 활용되기 어려움. 그러므로 극저온 양자컴퓨터 개발을 선도하고 있는 글로벌 기업들은 미래 극저온 양자컴퓨터에 최적화된 제어프로세서와 메모리 기술 개발에 총력을 기울이고 있으며, 메모리 반도체 기술을 선도하고 있는 국내 기업들도 해당 기술을 확보하기 위해 노력하고 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 시스템반도체 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 자기유도방식의 5 W급 low power 무선충전용 수신 SoC - 정류기 및 DC-DC converter를 포함한 AC-DC 변환기 - 다중 표준 A4WP(Alliance for Wireless Power), PMA(Power Matters Alliance), WPC(Wireless Power Consortium) 지원 - SoC 내장을 위한 저전압용 초소형 고감내특성의 ESD 보호회로 - 칩 크기 2 × 2.8 mm2 이내
3. 지원 필요성
ㅇ 시장적 정부지원 필요성 - Low Power, Medium Power, High Power의 무선전력 전송 시장에서, 웨어러블 소자의 시장 확대로 low power 레벨 (5 W급) 소면적 AC-DC 변환기의 수요 증대 - 웨어러블 전체 시스템의 form factor를 줄이기 위해 소면적 칩이 필수이며 이를 위해 초소형 고감내특성의 ESD보호회로도 동시에 연구 필요 - 소형 웨어러블 장치에 내장되는 AC-DC 변환기의 경우 정류기, DC-DC 변환기 등에서 높은 기술 수준이 필요하여 기술 발전을 위해 지원이 필요 ㅇ 기술적 정부지원 필요성 - ESD보호회로를 내장한 초소형 AC-DC 기술 확보 - 다양한 웨어러블 장치에 공급할 수 있는 5W 무선전력 충전 SoC 기술 확보 - 우수한 기술 개발 및 특허 확보를 통한 기술 선점 ㅇ 정책적 경제적 정부지원 필요성 - 여러 가지 형태의 웨어러블 장치를 지원할 수 있는 SoC를 저가에 공급할 수 있는 기반 마련 - 초소형 ESD 보호회로 내장화로 칩 면적을 감소하여 제품의 경쟁력을 확보 - 다양한 웨어러블 장치의 확장으로 인해 소량 다품중의 제품군이 필요할 것으로 예상하여 시장의 파급효과가 큼 - 국내 기술을 독자적으로 확보하여 수입 대체 효과 - 고효율 AC-DC 변환 기술 개발로 에너지 절약 및 탄소중립화에 기여
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-17			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				SoC
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	CXL 기반 SoC 구조 연구 및 이에 최적화된 CXL Controller 아키텍처 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	5		4	2	3	9	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 대용량 데이터 처리가 필요한 인공지능 응용 시스템을 위해, 효율적인 메모리 관리 및 확장을 위한 CXL 인터페이스 기반 SoC 구조 연구 및 CXL Controller 아키텍쳐 개발 - 제품형태 : DDR 기반 DRAM에 호환되어 동시 사용이 가능하며, 오류 관리를 통해 데이터 신뢰성 확보가 가능한 CXL2.0/3.0 Controller, CPU/NPU/GPU 등 이기종 프로세서 및 CXL 인터페이스로 구성된 고성능 SoC 구조 및 플랫폼 - 기술형태 : CPU/NPU/GPU 등 이기종 프로세서를 포함하는 환경에 대한 CXL2.0/3.0 구조 최적화 기술, CXL 적용 메모리간 병목 해소 기술, CXL 기반 고성능 SoC 구조 설계 기술, 데이터 신뢰성 확보 및 DRAM 호환 가능한 CXL Controller 설계 기술 ㅇ 산업동향 - Intel이 주도하는 CXL 컨소시엄에 AMD, ARM, Google 등 현재 반도체/컴퓨터 산업을 선도하는 기업들이 참여하여 CXL 기술을 개발하고 있으며, 국내에서도 삼성전자 및 SK하이닉스가 동일 컨소시엄에 참여하여 CXL 기반 메모리를 연구 개발 중임.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 시스템반도체 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ CXL 인터페이스를 통한 CPU, GPU 및 NPU가 포함된 고성능 SoC 구조 개발 - CPU, GPU, NPU 등 이기종 프로세서를 포함하는 환경에서 CXL2.0/ 3.0 구조의 최적화 기술 개발 - CPU를 포함하는 이기종 프로세서간 CXL2.0/3.0 적용 메모리간 병목 현상 해소 기술 개발 - CXL 인터페이스 적용을 위한 고성능 SoC 구조 설계 기술 개발 ㅇ DDR 기반 DRAM에 호환되어 동시 사용이 가능하며, 오류 관리를 통해 데이터 신뢰성을 확보 가능한 CXL Controller 개발 - CXL 인터페이스 뿐 아니라 범용성 보장을 위한 DDR DRAM 호환 기술 개발 - 오류 관리를 통한 데이터 신뢰성 확보 기술 개발
3. 지원 필요성
ㅇ 최근 대용량 데이터 처리가 필요한 인공지능 및 빅데이터 응용 분야가 증가하며, 기존 대비 고용량, 고대역폭의 메모리에 대한 수요가 급증하고 있음. - CXL은 CPU, GPU 등 이기종 프로세서에서 공유메모리를 효율적으로 연결하여 기존 DRAM의 한계를 극복 가능한 차세대 메모리 기술로 각광받고 있음 - CXL 인터페이스는 호스트의 메인 메모리 DRAM과 CXL DRAM을 함께 사용 가능하여 시스템의 메모리 용량과 대역폭을 확장 가능함 - Intel, AMD, ARM 등 세계 선도 기업 중심으로 기술 개발이 활발히 진행 중에 있어, 국내 핵심 원천기술 확보를 위해 정부 차원의 지원이 절실히 필요함.
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-19			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				센서부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	다중 코어 기능 안전과 AI 가속기가 적용된 자율주행차용 Tiny MCU 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	5		4	2	3	9	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - Lock-Step, Triple Modular Redundancy 등의 다중 코어 기능 안전을 지원하며 경량 AI 가속기를 내장한 자율주행차용 Tiny MCU의 설계, 구현 및 검증 - 다중 코어 기능 안전 : Lock-Step, Triple Modular Redundancy 등 다중 코어 기능 안전 기술 개발 - 경량 AI 가속기 : 자율주행차용 경량 AI 가속기 설계 기술 및 ISO/PAS 21448 적용 방법 개발 - Tiny MCU 반도체 설계 : 기능 안전, 보안성, AI 가속이 강화된 다중 코어 Tiny MCU 개발 - Tiny MCU 제어기 개발: 초음파 센서, 레이다 센서, 비전 센서 등 이종 센서를 통한 근접 차량 및 주차 장애물을 감지하는 제어기 개발 - 제품형태 : MCU 반도체 및 이를 장착한 제어기 - 기술형태 : MCU 설계 기술, 다중 코어 기술, 기능 안전 기술, AI 가속기 기술, 센서 퓨전 기술 ㅇ 산업동향 - 국내 연구소 및 대학에서 차량 반도체용 경량 AI 가속기 기술을 개발한 바 있음 - 국내 연구소 및 대학에서 다중 코어 기능 안전 기술을 개발한 바 있음 - 텔레칩스에서 차량용 중형급 MCU를 개발 생산하고 있으나 Tiny MCU는 개발 생산하고 있는 회사가 없음 - Infineon, NXP, Renesas, TI 등에서 Tiny MCU를 개발 생산하고 있음 - 제한된 형태의 다중 코어 기능 안전이 적용되어 있으나 본격적인 다중 코어 기능 안전 기술이나 경량 AI 가속기 기술이 적용되고 있지는 않음
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 시스템반도체 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 다중 코어 기능 안전 기술 개발 - Lock-Step, Triple Modular Redundancy 등 다중 코어 기능 안전 기술 개발 - ISO 26262를 다중 코어에 적용하는 설계 방법론 개발 ㅇ 경량 AI 가속기 설계 기술 개발 - 자율주행차용 경량 AI 가속기 설계 기술 개발 - ISO/PAS 21448을 AI 가속기에 적용하는 설계 방법론 개발 ㅇ 자율주행차를 위한 Tiny MCU 반도체 설계 및 구현 - 보안성이 높고 해킹에 대응하는 In-Vehicle Network 기술 개발 - 기능 안전, 보안성, AI 가속이 강화된 Tiny MCU 아키텍쳐 개발 - 다중 코어, 경량 AI 가속기 내장 Tiny MCU 반도체 구현 ㅇ 자율주행차를 위한 근접 차량 감지 Tiny MCU 플랫폼 개발 - 초음파 센서, 비전 센서 등 이종 센서를 통한 근접 차량 및 주차 장애물 감지 - 다양한 오류 상황을 이종 센서 사용으로 보완 극복하는 알고리즘 및 S/W 개발
3. 지원 필요성
ㅇ 차량에는 다양한 경량 마이크로콘트롤러, 즉 Tiny MCU가 다수 사용되고 있음. 이들 Tiny MCU는 금번 차량용 반도체 수급난의 주요 원인 품목이며 자율주행차에는 일반 차량보다 훨씬 많은 숫자의 Tiny MCU가 필요함 ㅇ 그러나 국내에는 이러한 Tiny MCU를 위한 설계 기술이 부족한 편이라서 자율주행차 시대에 대비하기 위해 AI 가속기와 다중 코어를 사용한 Tiny MCU 분야의 기술 개발이 필요함
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-20			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				센서부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	이미지센서-DNN (Deep Neural Network) 양방향 피드백 기반 협력 구조를 가지는 이미지 센서 시스템 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 6단계)						8	5		4	2	3	9	2	0	0	0
1. 개념 및 산업동향
o 개념 - DNN을 이용한 이미지 센서의 동작 제어, 그리고 이미지 센서를 이용한 DNN 동작 재구성이 가능한 양방향 피드백 기반 협력 구조의 이미지 센서 시스템 기술 개발 - 제품형태 : DNN을 이용한 이미지 센서의 적응 제어와 동시에 이미지 센서 상태 및 설정에 따른 DNN 동작의 동적 재구성을 하는 양방향 피드백 기반 협력 구조를 가지는 이미지 센서 시스템 - 기술형태 : 영상분석의 정확도 및 자원 효율성 향상을 위한 이미지 센서 및 피드백 구조에 효과적인 DNN 설계 기술, Neuromorphic 구조를 갖는 CIS 설계를 통해 센서 내에서 DNN 연산을 직접 할 수 있는 processing-in-CIS 기술, 재구성 가능한 DNN 학습 기술 o 산업동향 : 4차 산업혁명의 핵심인 IoT, 영상처리 및 DNN의 융합을 통한 시너지 도출을 위해, 동적 환경 변화 및 가용 자원의 변화가 심한 환경에 적응적으로 대응 가능한 이미지 센서 시스템에 대한 연구 개발이 활발히 진행되고 있음.
2. 지원 범위
o 반도체 고급전문인력 양성 - 반도체 시스템반도체 기술 전문성을 함께 보유한 융합 고급전문인력 양성 o 영상 분석의 정확도 및 자원 효율성 향상시키기 위한 이미지 센서와 피드백 구조에 효과적인 DNN 도출 및 제어 구조 설계 - 소형 저전력 영상 센서 시스템에 탑재하기 위한 DNN 최적화 기술 개발 - 재구성 가능한 DNN 학습 기법 도출 및 파라미터별 제어 구조 설계 기술 개발 o Neuromorphic 구조를 갖는 CIS 설계를 통해 센서 내에서 DNN 연산을 직접 할 수 있는 processing-in-CIS 설계 기술 개발 - 영상 데이터인 CIS 픽셀 내의 photocurrent를 이용하여 기본적인 연산을 할 수 있는 회로 구조 설계 기술 개발 - 픽셀 내에 neuron과 synapse cell을 갖는 neuromorphic CIS 회로 기술 개발
3. 지원 필요성
o IoT, 모바일 및 자율주행차에 탑재되어 있는 이미지 센서의 설정을 고정하여 운용할 경우, 불필요한 자원 소모와 정확도 저하가 발생하여 이미지 센서-DNN 양방향 피드백 협력 구조를 갖는 이미지 센서 시스템에 대한 수요가 급증하고 있음. o 인공지능과 기계학습은 향후 어디에서나 사용되는 필수재로 우리나라의 경쟁력 확보를 위해 선도적으로 개발되어야 함. o DNN은 인간의 뇌를 모방하는 neuromorphic system을 통해 구현하는 것이 반드시 필요함.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-21			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				센서부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	이미지 센서의 Sensitivity 향상을 위한 새로운 구조(Bayer가 아닌)의 Color Filter Array 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 6단계)						8	5		4	2	3	9	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - Sensitivity 및 저조도 성능 향상을 위하여 Bayer Color Filter Array가 아닌 신규 구조의 Color Filter Array 기술과 이미지 처리 (Image Signal Processing) 기술 개발 - 제품형태 : 신규 구조의 Color Filter Array 기술로 구성된 FHD 급 이상의 CIS 개발 - 기술형태 : 신규 구조의 Color Filter Array 이미지 처리 기술, Crosstalk 저감 기술, 저조도 성능 향상 및 화질 개선을 위한 기술, 신규 CFA를 Bayer CFA로 변환하는 이미지 처리 알고리즘 설계 기술 ㅇ 산업동향 : 스마트폰 등에 들어가는 CMOS Image Sensor의 픽셀 미세화가 진행됨에 따라 Sensitivity 향상 및 저조도 성능을 향상시키기 위한 댜앙한 형대의 Color Filter Array 기술 개발 경쟁이 이루어지고 있으며, 최근 Under Display Camera 기술이 상용화되기 시작하면서 더욱 더 기술 개발의 필요성이 높아지고 있음
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ Bayer Color Filter Array가 아닌 신규 구조의 Color Filter Array 기술 개발 - 신규 Color Filter 연구 - Bayer 대비 Sensitivity 개선 기술 개발 - Optical crosstalk 최소화 기술 개발 ㅇ 신규 구조의 Color Filter Array 활용을 위한 이미지 처리 알고리즘 및 하드웨어 설계기술 개발 - 신규 구조의 Color Filter Array 활용을 위한 신규 CFA를 Bayer CFA로 변환하는 이미지 처리 알고리즘 설계 기술 개발 - 다양한 화질보정 알고리즘 개발 및 하드웨어 구현 검증 기술 개발
3. 지원 필요성
ㅇ 컬러필터는 고성능 이미지센서의 핵심 기술이므로 다른 나라에 비해 선도적으로 개발되어야 함 ㅇ 기존의 Bayer 구조에서 벗어난 획기적 기술 개발을 위해 정부지원 필요.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-22			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				기타 반도체소자
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 □ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	저항성 메모리 기반 ACiM (Analog Computing in Memory) AI 가속기 구조 및 관련 소프트웨어 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 6단계)						8	5		4	2	3	3	3	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 디지털 AI 가속기 대비 전력 효율이 (TOPS/W 기준) 10배 이상인 저항성 메모리 기반 아날로그 AI 가속기 구조 개발 및 AI 가속기 구동을 위한 소프트웨어 개발 - 제품형태 : 저항성 메모리 기반 아날로그 AI 가속기 및 구동 소프트웨어 - 기술형태 : Analog MAC (AMAC) 유닛 회로 및 구조 개발, Analog MAC (AMAC) 특성을 고려한 인공신경망 프레임워크 개발, ACIM 시스템 구조 및 시스템 소프트웨어 개발 ㅇ 산업동향 : 기존 AI 가속기는 연산중심의 폰노이만 구조에 기반하고 있어, 메모리 장벽에 따른 시간지체, 대량의 데이터 이동에 따른 전력소모 문제로 인해 엣지 응용에 적용이 어려운 상황으로, 이를 극복하기 위한 저항성 메모리 기반 ACiM 기술에 대한 연구가 활발히 진행중에 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 각종 저항성 메모리에 대하여 ACiM AI 가속기 구현을 위한 적합성 분석 - STT-MRAM, ReRAM, PCRAM, NAND/NOR Flash 등 각종 저항성 비휘발성 메모리들에 대하여 ACiM 구현을 위한 최적화된 회로 기술 개발 및 검증 - ACiM AI 가속기 구현 시 장단점 비교 분석 (성능, 에너지 효율성, 신뢰성 등) ㅇ Analog MAC (AMAC) 유닛 회로 및 구조 개발 - AMAC을 위한 회로 및 구조 최적화 기술 개발 - 메모리 읽기 및 쓰기 동작 신뢰성을 고려한 AMAC을 위한 메모리 어레이 사이즈 결정 ㅇ ACiM 시스템 구조 및 시스템 소프트웨어 개발 - 개발한 AMAC을 기반으로 전체 ACiM AI 시스템 구조를 개발 - 개발한 ACiM AI 시스템 구동을 위한 시스템 소프트웨어 개발
3. 지원 필요성
ㅇ 저저력 구현이 가능한 아날로그 AI가속기의 필요성 증대 및 이에 따른 새로운 연구가 필요 ㅇ 기존의 디지털 AI 가속기보다 뛰어난 성능의 획기적 기술 개발을 위해 정부지원 필요
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-23			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				센서부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) ■ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	SWIR (Short Wave Infra Red) 대역 2D/3D 이미지 센서 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 4단계 〜 [종료] 6단계)						8	5		4	2	3	9	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 고감도 APD 및 SPAD (single photon avalanche photodiode) 픽셀을 개발하고, 이를 이용하여 2차원 영상 및 적외선 영역의 3차원 영상 이미지 추출 - 제품형태 : 고감도 SPAD 를 픽셀로 하는 FHD 급 이상의 SWIR 2D/3D 혼합형 이미지 센서 시스템 - 기술형태 : 고감도 APD 및 SPAD 를 어레이로 개발, APD 및 SPAD를 이용한 이미지센서 회로 구현, APD 및 SPAD 픽셀 어레이와 read-out회로를 이용한 이미지센서 구동 기술 ㅇ 산업동향 : 고민감도 high-dynamic range 이미지센서 및 3D 이미지센서 개발을 위해 SWIR (Short Wave Infra Red) 대역 2D/3D 이미지 센서 개발에 대한 연구가 집중되고 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 고감도 APD 및 SPAD (single photon avalanche photodiode)를 어레이로 개발 - Si SPAD 픽셀 및 픽셀어레이 개발 - APD / SPAD에서 고감도 신호 추출 - dark current 혹은 dark count rate의 최소화 ㅇ APD / SPAD를 이용한 이미지센서 회로 구현 - 이미지센서 영상 취득을 위한 APD/SPAD 구조에 특화된 ADC 회로 개발 - direct ToF 응용을 위해 광자가 도착하는 시간을 감지할 수 있는 TDC 회로 개발 ㅇ APD / SPAD 픽셀 어레이와 read-out회로를 이용한 이미지센서 동작 - 정지영상 및 동영상 추출 - direct ToF 방법을 이용한 3D 거리맵 영상 추출
3. 지원 필요성
ㅇ SWIR 영역에서 동작하는 3차원 영상 확보는 그 필요성이 날로 증대되고 있으며 이에 따른 새로운 연구가 필요 ㅇ 적외선 영역에서의 영상 추출은 그 응용범위가 넓기 때문에 초기에 기술확보를 해야 함
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-25			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	Diffusion 공정 Batch type 설비 (Multi-wafer) 적용 차세대 노즐 부품 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 2단계 〜 [종료] 5단계)						8	4		7	9	9	0	3	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : DRAM capacitor dielectric ALD 공정 등에 사용되는 batch type furnace 설비를 위한 고균일 flow 노즐 부품 기술 - 제품형태: within-batch uniformity 확보를 위해 각 wafer에 precursor, reactant, carrier gas가 균일하게 공급되도록 하는 batch-type furnace용 노즐 부품 - 기술형태: 균일 flow 확보를 위한 전산유체역학(CFD) 시뮬레이션 적용 노즐 설계 기술, 노즐 prototype 제작 기술, 균일 flow의 실험적 확인 기술 ㅇ 산업동향 - Batch type furnace는 메모리 반도체 제조용 핵심장빙이며 국내 메모리기업이 생산적용을 주도하고 있음 - 그러나 장비는 Kokusai Electric이 시장을 장악하고 있고 기술개발 역시 주도하고 있음 - 2019년 이후 국산화가 본격적으로 진행되어 최근 국내기업이 경쟁력을 갖추어가고 있음. 그러나 기초기술 및 전문인력이 부족한 실정임.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ within-batch uniformity 확보를 위해 각 wafer에 carrier gas, precursor, coreactant가 균일하게 공급되도록 하는 batch-type furnace용 노즐 부품의 설계, 제작 및 공정 검증 - Within-batch nonuniformity <0.5% (1 sigma) - Within-wafer nonuniformity <0.5% (1 sigma) - 적용공정은 ALD ZrO2, ALD SiO2, ALD SiN 등 반도체 양산 공정 중 1종 선정 ㅇ 지원내용 - 균일 flow 확보를 위한 전산유체역학(CFD) 시뮬레이션 적용 노즐 부품 설계 - 노즐 부품의 prototype 제작 - 박막증착에 의한 균일 flow의 실험적 확인
3. 지원 필요성
ㅇ 반도체 소자의 미세화에 따라 공정 균일도는 더욱 중요해지고 있음 ㅇ 메모리 반도체 소자 제작에서 multi-wafer 공정에 사용되는 batch-type 장비들은 동시에 여러 wafer를 처리하기 때문에 within-wafer uniformity, batch-to-batch uniformity는 물론이고 within-batch uniformity가 확보되어야 함 ㅇ within-batch uniformity 개선을 위해서는 노즐 부품을 통해 공급되는 precursor, reactant, carrier gas의 flow가 균일해야 함 ㅇ 기존 batch-type 장비는 단순한 수직형 직선관에 hole 배열을 최적화한 형태의 노즐 부품을 사용하고 있음. 직선관 위쪽으로 갈수록 직선관 내부의 가스 압력은 감소하므로 위쪽으로 갈수록 노즐의 크기나 개수를 증가시키는 방법으로 균일도를 확보하고 있으나 균일도 한계를 나타내고 있어 근본적인 개선이 요구되고 있음 ㅇ 신규 부품의 개발을 위해서는 전산유체역학에 의한 노즐설계와 같은 기초연구부터 부품제작 및 공정적용에 이르는 일련의 연구가 필요함 ㅇ 신규 노즐 부품은 신규 장비에 적용됨은 물론 기존 장비의 개조에도 활용가능할 것으로 기대됨 ㅇ 관련 연구로 석박사 학위를 취득한 전문인력은 국내 반도체 장비 및 부품개발 분야에서 핵심인재로 성장할 것으로 기대됨
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-26			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	Cryoetch를 이용한 초고선택비 식각 기술					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	8	2	0	0
1. 개념 및 산업동향
ㅇ 개념 : Cryoetch를 이용한 초고선택비 식각 기술 개발 - 제품형태 : 초고선택비 식각 달성을 위한 Cryoetch 장비/시스템, 초고선택비 Cryoetch 공정 기술 - 기술형태 : 극저온 범위(<-20 ℃) 기판 온도 유지 기술, 초고선택비 Cryoetch 공정 용 신규 Gas chemistry 개발 및 공정 평가 기술 ㅇ 산업동향 : 현재 국내 산업 동향 전무하며 국외 산업동향으로 극저온 HARC Target 선택비 약5:1로 개발 중
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 초고선택비 식각 달성을 위한 Cryoetch 장비/시스템 - 극저온 범위(<-20 ℃) 기판 온도 유지 기술 개발 * 극저온 범위(<-20 ℃) 기판 온도 유지@Load(≥1 kW) - 극저온 HARC 공정 최적화된 Cryoetch 장비/시스템 모델 개발 * 극저온 HARC 공정 최적화를 위한 Cryoetch 장비/시스템 모델 개발 관련 요소: Plasma source@Capacitively Coupled Plasma(CCP), Chuck [Mechanical Chuck, Electrostatic chuck(ESC)] 구성 및 Chuck Material, Focus Ring 구성 및 Material, 등 ㅇ 초고선택비 Cryoetch 공정 기술 - 초고선택비 Cryoetch 공정 용 신규 Gas Chemistry 개발 및 평가 * 기존 Cryoetch gas chemistry 및 신규 Cryoetch gas chemistry 공정 평가(예. CD Ratio, Selectivity, Etch Rate, 등) * 신규 Cryoetch gas chemistry 선택비(Target Material/Mask)≥8:1 - 초고선택비 Cryoetch 공정 Plasma 진단 기술 * Plasma 진단 및 Plasma 진단으로 Load 산출, Plasma 진단 변수 관련 핵심 Plasma 진단 변수 공정 결과 상관관계 도출 - 초고선택비 Cryoetch 공정 분석 기술 * 초고선택비 Cryoetch 공정 표면 분석기술로 Cryoetch 공정 식각 메커니즘 규명
3. 지원 필요성
ㅇ 정책적 지원 필요성 - 美·中 반도체 대립 상황 및 선진국(日, 유럽, 등) 간 무역 분쟁 하, 국가 반도체 산업 현재 글로벌 핵심 분쟁 분야로 대두되는 상황임. 상기 봉착된 국면 타개를 위해 국가 반도체 산업(메모리/비메모리) 초격차 실현 및 원천기술 확보 필요함. 정부/정책적 지원이 필요한 중요한 시점임. ㅇ 기술적 지원 필요성 - 국가 반도체 산업의 “DRAM/NAND/Logic“ 기술적 목표는 “DRAM 미세화/NAND 적층화/Logic 집적화“임. DRAM/NAND 내 고 종횡비 구조 증가하는 상황에서 해당 종횡비 식각 달성 여부에 따라 DRAM/NAND Device 성능 결정됨. 예를들어, NAND의 경우 현재 2XX 단이며 5XX단 (‘33년)임. 향후 Logic 또한 기존의 종횡비 구조가 점진적으로 증가하는 상황임. ㅇ 시장적 지원 필요성 - 극저온 관련 공정/장비 시장은 현재 도입기 후반 성장기 초반으로 파악되나 향후 지속적으로 증가할 것으로 예상함. 이를 선점하기 위해 현재 국외적으로 반도체 장비사, 협력업체(ex. chiller, 등)는 극저온 관련 공정/장비 원천 기술 선점을 통해 시장 주도 계획 중에 있음. ㅇ 사회적 지원 필요성 - 차세대 반도체 식각 기술인 극저온 식각 공정 기술 선점으로 국가 반도체 산업 기술선도 기여
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-27			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	In-situ XPS 표면 분석을 동반한 High selectivity 를 갖는 복합막 ALE 공정 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - 3D 구조에서 uniform 하게 ALE 가 되어야 하기 때문에 전통적인 dry etch 방식 접근이 아닌 surface modification 및 ligand exchange (sublimation) 방식의 ALE 도입이 필요함 - 또한 ALE 공정시 다른 막질과의 Selectivity 도 요구되기 때문에 이에 대한연구가 필요함 - ALE 후 표면 분석을 위한 In-situ XPS 분석이 동반 되어야 실제 산업체에서 사용할 수 있는 공정 조건을 구현할 수 있음 ㅇ 산업동향 - 현재 연구되고 있는 ALE (Atomic Layer Etch) 는 단일막에 대한 연구가 많으나 향후 복합막에 대한 ALE 개념이 확보되어야 함.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ In-situ XPS 표면 분석을 동반한 high selectivity 를 갖는 복합막 ALE 공정 개발 - ALE 공정을 위한 modification step에서 표면 분석 ( 온도에 따른 표면 조성, bonding 변화, depth profile 확인 ) - ALE 공정을 위한 ligand exchange (remove) step 에서 표면 분석 ( 온도에 따른 표면 조성, bonding 변화, depth profile 확인 ) - ALE 공정의 각 step 에 대한 mechanism 분석 - ALE 공정의 최적화
3. 지원 필요성
ㅇ 향후 ALE 공정에 대하여 지속적인 need가 있을 것으로 예상되며, 이에 대한 선행 연구가 필요함.
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-28			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	무손상 원자층 식각기술개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	3	0	8	2	0	0
1. 개념 및 산업동향
ㅇ 개념 : 반도체 칩의 핵심 소자인 트랜지스터가 미세화됨에 따라 1차원 구조에서 발생하는 누설전류와 단채널 효과등의 문제를 해결하기 위해 3D 구조인 FinFET 구조가 주로 사용되고 있음. 하지만 트랜지스터 집적도를 더욱 향상시키기 위해 FinFET을 넘어 4D 구조인 GAA 구조가 각광받고 있고, 이러한 소자 제작을 위해서는 이방성&등방성 식각기술이 동시에 필요함. ㅇ 산업동향 : 국내 반도체 식각 장비 업체들이 활발한 연구를 진행중이나, 현재까지 이방성 건식 식각 장비가 주류를 이루고 있으며, 차세대 트랜지스터 소자 구조인 GAA에 대응 가능한 고 선택비의 등방성 건식 식각 장비는 개발된 바 없음. - 2022년 2월 LAM RESEARCH사가 차세대 트랜지스터 구조인 GAA를 지원하는 고 선택비 식각 장비를 개발하여, 삼성전자의 최선단 공정인 3nm GAA 공정에 도입되었음. Tokyo electron사의 경우 고 선택비 건식 식각 장비 취급하고 있으며 이외 다른 기업들 또한 건식 등방성 식각장비의 개발을 진행하고 있음.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 극저온 전자 온도(Te < 1 eV) 플라즈마 소스 및 진단기술개발 ㅇ 극저온 전자 온도 플라즈마 소스를 이용하여 등방성, 이방성 식각이 선택적으로 가능한 무손상 식각 기술 확보 ㅇ 극저온 전자 온도 플라즈마 균일도 확보를 통한 공정 균일도 및 공정속도 확보
3. 지원 필요성
ㅇ 국가 주력 산업인 반도체 공정에서의 무손상 식각기술은 차세대 반도체 생산에 있어 매우 중요한 요소이며, 관련 기술적 인프라를 해외 선진산들 대비 동등 또는 이상의 성능을 구현해야만 산업적 리스크를 감소 시키고 안정적 생산 및 개발이 가능한 실정임
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-29			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	3D V-NAND용 고온 ALD precursor 및 공정 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 2단계 〜 [종료] 5단계)						8	4		8	6	2	0	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 차세대 3D V-NAND에서 요구되는 고품질, 단차피복성을 확보하기 위한 고온 ALD precursor 및 공정 개발, 박막 물성 평가 - 제품형태: 고온 공정이 가능한 ALD precursor - 기술형태: 고온 ALD precursor의 설계 기술, 신규 precursor를 이용한 고온 ALD 공정기술, ALD 박막 분석 기술, ALD 반응기구 전산모사 기술 ㅇ 산업동향 - 기존 ALD 공정으로는 더 이상 특성 및 step coverage를 향상시키기 어려워 3D V-NAND 소자의 특성 및 적층수를 향상시키기 어려워 고온 ALD 공정을 요구중 - 로직/파운드리용으로 신규 precursor와 plasma를 이용하여 ALD 공정을 저온화하는 연구는 활발히 진행된데 반해 메모리용으로 신규 precursor를 이용하여 ALD 공정을 고온화하는 연구는 보고된 바가 매우 적음
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 지원 목표 - 고온 ALD용 precursor 설계 및 확보: SiO2용 Si precursor, SiN용 Si precursor, Al2O3용 Al precursor - ALD 공정온도: ≥700°C - Step coverage: ≥95% (AR=50) - Wet etch rate, leakage current, breakdown voltage : SiO2는 thermal oxide 동등 수준, SiN은 LPCVD 동등 수준, Al2O3는 TMA+O3 ALD 박막대비 우수한 수준 ㅇ 지원 내용 - 차세대 3D V-NAND 제조공정에서 요구되는 고온 ALD 공정에 적합한 Si, Al precursor 설계 및 합성 - 신규 Si precursor를 이용한 SiO2 박막의 고온 ALD 공정 개발 - 신규 Si precursor를 이용한 SiN 박막의 고온 ALD 공정 개발 - 신규 Al precursor를 이용한 Al2O3 박막의 고온 ALD 공정 개발 - 고온 ALD 박막의 물리적, 전기적 특성 평가 - 고온에서 표면과 precursor 사이의 표면반응기구 연구
3. 지원 필요성
ㅇ 반도체 소자의 미세화 및 3차원구조화에 의해 원자층 공정기술인 ALD의 활용이 지속적으로 증가하고 있음 ㅇ 저온공정을 요구하는 로직/파운드리 소자제조에는 저온 ALD 공정 및 그에 필요한 precursor의 개발이 요구되고 있으나 이와는 반대로 메모리 소자공정에서는 고온 ALD 공정 및 그에 적합한 precursor의 개발이 요구되고 있음. 특히 3D V-NAND의 경우 2D NAND 소자에서 oxidation/nitridation 공정으로 제조하던 channel, tunneling oxide, blocking oxide 등을 ALD로 증착해야 함 ㅇ 증착온도가 높을수록 ALD로 증착된 박막의 특성은 향상되나 step coverage가 열화됨. Step coverage의 열화는 precursor의 열분해에 의한 CVD 반응 때문임. ㅇ 기존 Si precursor인 Si2Cl6(HCDS), SiH(N(CH3)2)3(tris-DMAS)는 500도 이상에서 열분해되어 step coverage가 열화됨. 기존 Al precursor인 Al(CH3)3(TMA)는 300도 이상에서 열분해되어 step coverage가 열화되고 불순물(C)이 함유됨. ㅇ 따라서 열안정성이 우수하여 고온에서도 ALD 반응으로만 박막을 성장시킬 수 있는 Si, Al precursor가 요구되고 있으며, 이를 이용하여 thermal oxide, LPCVD 수준의 막질을 확보할 수 있는 ALD 공정의 개발이 필요함. ㅇ 고온 ALD용 precursor의 설계를 위해서는 precursor의 열안정성 및 표면과의 반응성을 예측할 수 있는 전산모사 연구가 필요함
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-30			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	3nm 노드 이하 시스템 반도체 집적을 위한 선택적 레이저 열처리 공정 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 2단계 〜 [종료] 5단계)						8	4		8	6	2	0	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : Red (650nm), Green(532nm), Blue(440nm)의 삼파장(triple beam, 이후 TB) laser 별 skin depth와 power를 고려한 activation 영역 및 깊이를 선택적으로 열처리하여 도펀트와 구성 원자들의 변형 및 확산을 최소화하면서 activation을 극대화함. ㅇ 산업동향 - 이오테크닉스, AP시스템, 에프에스티 등의 국내 반도체 및 디스플레이용 레이저 어닐링 장비 제작 기술을 확보하고 있으며, 특히 이오테크닉스는 최근 삼성전자와 공동으로 반도체 레이저 어닐링 장비를 개발한 후, 삼성과 독점 계약을 하였으며, SK하이닉스와 긴밀한 기술협력을 통해 레이저 어닐정 기술을 반도체 전공정에 도입할 예정(2022년경)이고, 삼성전자는 2017년부터 TSMC의 FO-WLP보다 앞선 FO-PLP 기술 개발에 레이저 어닐링 장비를 적용하고 있음. - 일본의 스미토모, 히타치, 미국의 울트라텍(현재는 비코에 흡수됨)이 반도체 공정의 레이저 어닐링 기술 및 장비 생산력을 확보하고 있으며, TSMC 등의 시스템반도체 foundry 기업들은 FO-WLP 패키징 기술을 개발하는데, 레이저 어닐링 장비를 도입하고 있음.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 지원 목표 - TB laser annealing 기술을 통한 선택적 열처리 기술을 개발하여 고유전체 gate stack의 국소 변형, 상호확산, 원자층 최적화에 따른 thin film gate stack 과 metal S/D 특성 연구를 통해 차세대 시스템 반도체 공정에 적용 - 가능한 3nm 노드 이하 급 3D 집적 회로구조(Integrated Circuit. 이후 IC) 공정 기술에 적용함 ㅇ 지원 내용 - TB laser를 활용한 최소 확산(minimal diffusion), 선택적(파장 별) 최대 활성화(maximized activation)를 용이하게 하여 Gatestack의 구성층(Si-poly/high-k/IL) 내 계면의 선택적 결정화를 통한 dangling bond와 인접 물질 및 구조적 defect(결함)을 개선하고, 3nm 노드 이하 급 metal S/D 기술 확보를 위한 Non-Melt laser annealing(Non-Melt Laser Spike Annealing, 이후 NMLSA) 기술을 개발함.
3. 지원 필요성
ㅇ 3nm 노드 이하 시스템 반도체 집적 공정에 있어서, 현존하는 Gatestack interface sharpness 저하와 Source/Drain(S/D) dopant profile 산포 증가의 개선과 저전력 기능성 증대와 성능 개선의 기술적 요구에 부응하기 위해 궁극적으로 3nm 노드 이하 급 3D-IC로의 전환이 필요한데, 선택적 레이저 열처리 기술이 activation, packaging 안정성을 실현하기 위한 핵심 공정 기술임 ㅇ 3nm 노드 이하 시스템 반도체 집적을 위해 최적의 선택적 열처리를 통한 국소 변형(local strain/stress), 상호확산(interdiffusion), 원자층(atomic layer) 최적화 기반의 thin film gate stack과 metal S/D 공정 개발 및 특성 연구가 시급함.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-31			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	구리배선 대체용 저저항 배선용 신물질 탐색과 고품질 Ru 배선을 위한 고온 ALD Ru 배선공정 및 고온 ALD TiN liner/barrier 기술					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 - Ru 등 저저항 배선용 신물질은 Cu 배선의 scaling한계를 극복할 수 있는 유망한 차세대 배선재료이며, Ru 등의 배선재료 적용을 위해 고품질 Ru박막 및 저저항 배선 박막에 대한 ALD공정 개발이 요구됨. Ru은 초기 barrier/linerless scheme의 배선, 즉 루세늄만 단독으로 배선으로 사용하는 것을 고려했으나, Ru의 절연체 위에서는 접착성 불량, 그리고 Ru 배선의 고온 공정 사용 가능성 때문에 하부에 절연체 기판과의 adhesion을 향상시키는 것과 동시에 Ru의 확산을 막아 줄 수 있는 층이 필요함. 또한, 이러한 하부층은 Ru 박막의 물성 향상을 위한 후속 고온 열처리 후에도 열적/구조적 안정성을 유지시켜 줄 수 있어야함. TiN은 Ru에 대한 접착성을 향상시키는 소재로 알려져 있으며, 루세늄 배선과 집적이 가능한 고품질의 TiN 박막 성장 기술이 필요함. 뿐만아니라, 차세대 barrierless 저저항 배선용 신물질 탐색도 지속적으로 필요성이 요구되고 있음. - 일반적으로 증착온도가 높을수록 ALD로 증착된 금속 박막의 특성은 향상될 수 있으나, step coverage가 열화됨. step coverage의 열화는 전구체의 열분해에 의한 CVD 반응 때문임. 또한, 열적 안정성이 좋지 않은 전구체의 열분해에 기인하여 고온 ALD 공정 시 금속 박막내로 다량의 불순물이 함유됨으로써 오히려 비저항과 증가와 같은 박막 물성의 열화가 발생함 (예를 들어, TDMAT를 이용한 TiN 공정). - 결과적으로, 고온 후속 열처리 (800도 이상)후에도 구조적 안정성을 유지할 수 있는 고품질 Ru 박막을 환원성 반응 가스를 사용하여 성장시킬 수 있는 ALD 공정 기술과, Ru 배선에 적합한 고품질의 TiN을 적용한 차세대 배선 공정 기술 개발이 필요함. 또한, 고온에서 표면과 Ru, Ti precursor 또는 co-reactant 간의 ALD 반응기구에 대한 연구도 필요함 - 동시에 차세대 파운드리 공정에서 요구되고 있는 초미세 저저항 barrierless 배선 신물질 탐색 및 연구도 필요함. ㅇ 산업동향 - 국내의 경우 Ru ALD 기술은 일부 대학 및 연구소 (영남대학교, 서울대학교, 한국화학연구원)에 의해서만 산발적으로 보고되고 있음. 국내의 DNF, 한솔 케미칼등이 Ru 금속 ALD 전구체를 개발하고 있으나, 일부 연구소 (IMEC)등으로의 납품만 있을 뿐 실제 소자업체에 납품한 실적은 거의 없음. Ru ALD 경우 O2를 반응가스로 하여 260도의 온도에서 증착, 12 μΩ-cm의 비저항을 가진 박막을 형성했다고 보고되었으며, 500도의 후속 열처리까지의 안정성은 보고하였으나, 더 이상의 온도에서의 열적 안정성은 보고되지 않았음. 비산화성 가스로는 NH3 plasma에 의한 Ru PEALD공정이 보고되었으나, 이들 박막에 대한 고온에서의 열적 안정성을 보고되지 않았음. TiN의 경우 현재 산업에서 이용하고 있는 TiCl4과 NH3를 이용한 ALD공정의 경우, 고온증착 (600도 이상)으로 인해 물성은 좋으나, HCl과 같은 반응 부산물에 의한 하부층 부식문제가 있으며, TDMAT을 사용하는 경우, precursor의 열적 안정성 분제로, 공정온도가 낮아 물성이 열화 되고, 다량의 C이 함유되는 문제가 있음. 전반적으로 금속의 ALD 공정은 주로 외국 반도체 장비회사와 전구체 회사인 TEL, AMAT, Merck (구 Air Product), Tanaka Precious Metals 의해 주도되고 있음. - 최근 Intel 등에서 M0~M2에 Cu를 Co로 대체하는 기술을 발표하였으나 Co는 0.5~1 nm의 TiN을 liner로 사용중. Co 배선이 적용된 소자의 양산에 실패함 - IMEC에서는 Cu를 Ru으로 대체하는 기술을 개발해왔고 동시에 Ru 이후의 배선물질을 탐색중임 - 미 RPI는 시뮬레이션으로, 일 Tohoku대 등에서는 실험으로 차새대 배선물질을 탐색중임
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 구리 배선 대체용 원자층 증착 루테늄 배선및 루테늄 배선향 TiN liner/barrier 기술 ㅇ 고온 공정용 Ru precursor 및 이를 이용한 Ru 박막의 고온 ALD 공정 기술 개발 - ALD 공정온도: ≥350 °C - Step coverage: ≥95% (AR=10) - 비저항 및 박막내 불순물 기존 Ru ALD 공정대비 향상 - 후속 고온 열처리 (800℃ 이상)에서 열화가 발생하지 않은 환원성 가스 적용 (O2등 산화성 가스 사용 배제) ㅇ 열적 안정성이 우수한 고온 공정용 Cl-free Ti precursor를 이용한 TiN 박막의 고온 ALD 공정 기술 개발 - ALD 공정온도: ≥ 400°C - Step coverage: ≥ 95% (AR=10) - 비저항 및 박막내 불순물 기존 TiN ALD 공정대비 향상 ㅇ 차세대 파운드리 공정에서 요구되는 선폭 10 nm 미만 초미세 배선용 저저항 barrierless 배선 신물질 탐색 및 박막특성 평가 - 2원계 물질 중에서 (비저항)x(전자평균자유행로)의 값이 낮은 물질(군)의 탐색 - 선정된 물질과 SiO2와의 계면반응 및 접착력 분석에 의한 barrierless 배선 구현 가능성 확인 - <10 nm 두께에서 Cu 대비 낮은 비저항 확보 - Cu 대비 우수한 배선 신뢰성 확보
3. 지원 필요성
ㅇ Ru, Ti precursor를 포함한 metal precursor의 전세계 시장은 30M$ 이상이며, 매년 성장하고 있음. 또한, 금속 ALD 공정의 적용처가 늘어남에 따라 앞으로 급격한 성장이 예상됨. 또한 본 연구에서 개발된 고온 ALD 공정 장비기업의 고온 ALD 장비개발과 Ru 이후 지속적인 저저항 배선용 신물질 개발에 활용 가능함. 관련 분야 석/박사급 고급 인력 양성으로 우리나라 반도체 공정 기술의 지속적인 우위 점유에 기여할 것을 개대할 수 있음
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-32			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	Ion Beam을 이용한 Critical Dimension 제어기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 2단계 〜 [종료] 5단계)						8	4		8	6	2	0	3	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : EUV 패터닝 공정에서 발생한 New defect들은 이전세대의 Top-down방식의 식각방법으로 해결이 불가능하여 Directional Ion Beam Etcher와 같은 Top-down방식이 아닌 방향성을 가진 Ion Beam을 통한 선택적 Etch 기술인 “Ion beam을 이용하여 식각공정의 신뢰성 향상을 위한 CD제어 및 공정기술개발” - 제품형태 : Ion Beam을 이용한 Critical Dimension 제어가 탑재된 Dry Ethcer - 기술형태 : Ion Beam을 이용한 Critical Dimension 제어 및 공정기술 ㅇ 산업동향 - EUV 패터닝공정은 향후 10년간 파운드리 시장의 주도권을 확보할 수 있는 기술로 알려짐. 따라서 EUV 패터닝공정을 가능하게 하는 식각장비들도 공격적으로 개발되고 있는 상황임. - 미국의 Etch장비 양대 회사인 LAM과 AMAT는 EUV 패터닝 공정용 차세대 Directional Ion Beam Etch 장비를 출시하여 파운드리 업체가 평가 중 임. - 국내 Etch 장비회사인 세메스는 국외기업대비 상대적으로 적은 연구인력으로 차세대 Etcher 개발이 쉽지 않은 상황임. - 따라서 국내 반도체장비 업계의 미래를 위해서는 산업체와 학교가 협력하여 차세대 Etch 기술 확보가 필요한 상황임.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ Ion beam을 이용하여 식각공정의 신뢰성 향상을 위한 CD제어 및 공정기술개발 - CD제어와 공정의 신뢰성 향상을 위한 Pattern CD 제어 - 고도화된 Cyclic dep./etch를 이용한 pattern불량 개선 및 식각 기술 - Tilted ion beam 후처리를 이용한 pattern defect 제거 기술 - Thoughput 개선 연구도 필요 - Ion Beam 이용한 시료 표면 평탄화 처리 기술 - 시료 재질/패턴에 따른 Yield 예측 및 개선 ㅇ 미세패턴의 식각시 신뢰성 향상을 위한 CD 제어 - Tilted ion beam angle control : < 60° - Post CD control (per side) : ≥ 10nm ㅇ 불량 PR line pattern의 개선 공정기술 - LER (Line Edge Roughness) ≥ 15% - LWR (Line Width Roughness) ≥ 15% ㅇ Ion beam 처리를 통한 PR residue 제거기술 - Tilted ion beam angle control : < 60° - Defect 제거시 PR Loss < 20%
3. 지원 필요성
ㅇ 직접도 향샹을 위한 EUV 미세패터닝 공정 도입으로 New Defect이 발생되고 패터닝공정의 Defect을 제거해주는 기존 Top-down 방식의 식각공정으로는 New Defect제거가 불가능해짐. - New Defect 제거를 위해 Directional Ion Beam Etcher같은 차세대 식각 기술이 도입되어 운영중임. - 하지만 New Defect은 제거 가능하나 짧은 개발 및 운영기간으로 인해 양산 향으로 사용되기에는 아직 Ion Beam Uniformity 및 Uniformity를 제어하는 Electron Gun의 수명이 충분하지 않아 설비 완성도 떨어지는 실정임. - 따라서 양산향에 맞는 운영시간과 Uniformity를 향상 시킬 수 있는 이온제어 기술개발이 필요한 상황으로 정부 지원이 절실함.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-33			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	신규 Precursor를 이용한 식각 공정기술개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	8	2	0	0
1. 개념 및 산업동향
ㅇ 개념 : 다양한 Precursor 에 따른 흡착 특성 및 반응성 종에 관한 메커니즘 연구개발 ㅇ 산업현황 - 플라즈마를 이용한 건식식각을 통해 발생된 가스는 90%이상이 분해되지 않고 순수한 가스로 배출되기 때문에 공정비용 뿐만 아니라 환경오염의 측면에서도 심각성이 큼. - 이에 건식식각을 통해 발생된 가스를 회수하여 재사용하는 것에 관한 연구가 필요함 - 향후 반도체가 고집적화가 됨에 따라 많은 양의 PFC가스를 소모하게 되고 이에따른 부수적인 환경문제가 대두될 것이며, 이에 많은 예산이 소모될 것으로 예상되기 때문에 국가적 경쟁력 재고를 위해 반드시 필요한 식각 요소기술임
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 고종횡비의 선택적 식각을 위한 새로운 Precursor를 이용한 원자층 식각 메커니즘 & 식각 특성 및 공정기술 연구 ㅇ 온도 및 유량 제어가 가능한 흡착 모듈을 이용한 식각 가스의 회수 및 재활용 기술개발 ㅇ 표면 Modification을 이용한 원자층 식각공정에서의 반응성 조절 및 선택적 식각에 관한 연구개발
3. 지원 필요성
ㅇ 국가 주력 산업인 반도체 공정에서의 친환경 & 효율의 극대화라는 키워드는 차세대 반도체 산업에 있어 초격차를 유지시켜줄 수 있는 중요한 요소임. ㅇ 관련 요소기술들에 대한 선도를 통해 반도체 소재부품에 관한 국산화율을 높이고 기술적 의존도를 낮추는 공격적인 대응이 필요.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-34			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	차세대 3D NAND에서 고종횡비 구조의 식각 성능향상을 위한 공정기술개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 2단계 〜 [종료] 5단계)						8	4		8	6	2	0	8	2	0	0
1. 개념 및 산업동향
ㅇ 공정 제어를 위한 식각 가스에 변화를 주는 것은 하나의 보편적인 Solution으로 O2, NF3의 첨가 양에 대한 제어를 통해 식각 공정 개선을 하는 것은 가장 기본적인 제어 수단으로 알려져 있음. ㅇ 이러한 알려진 가스에 대한 효과는 점차 소자가 고집적화 미세화가 됨에 따라 단점들을 보이고 있으며, O2 대신 CO2 첨가의 제어를 추가로 공정 결과를 제어하고자 하는 시도도 이루어지고 있음. ㅇ SEMES 社의 연구 개발 부서에서도 미세한 공정 제어를 위한 첨가 가스 등을 연구하고 있으며, 이를 장비에 적용하기 위한 연구에 대한 투자를 지속하고 있음. ㅇ LAM Research 社에서, WF6 첨가 공정에 대한 특허를 보유하고 있으며, TEL 社 등의 고 종횡비 식각 장비를 주 개발 장비로 개발하는 메이저 식각장비 개발 회사에서도 이에 대한 기술을 이용한 장비를 개발 및 적용 하는 것이 확인되고 있음.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 첨가 공정한 결과의 수직한 Etch Profile 개선 ㅇ High Polymer 한 공정에서 일어날 수 있는 측벽의 Striation 형상의 최소화 ㅇ 첨가 가스 공정 통한 Top / Bottom의 균일한 식각 결과로의 개선 ㅇ 첨가가스의 효과에 대한 mechanism 제시
3. 지원 필요성
ㅇ 한국의 주요 반도체 시장은 메모리 제조 공정으로 되어있으며, DRAM과 3D NAND의 공정 중 고 종횡비 식각 공정은 가장 어려운 공정으로 이에 대한 원천기술을 확보하는 것은 매우 중요함.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-35			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	차세대 HAR 공정 난제 메커니즘 규명을 위한 실험 및 이론 연구					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	3	4	9	0
1. 개념 및 산업동향
ㅇ 개념 : 차세대 DRAM과 3D NAND HAR(High Aspect Ratio) 공정 난제(식각속도, Profile Tilting (Global & Random), Bowling, Necking.) 에 대한 실험 및 이론적 연구를 통한 메커니즘들 규명하여 국내 메모리 산업의 기술 경쟁력 강화 및 반도체 전문인력 양성. - 제품형태 : HAR 공정 난제 원인 규명 및 해결방안을 위한 전사모사 툴 - 기술형태 : HAR 공정 난제 원인 규명 및 해결방안을 위한 전사모사 기술 ㅇ 산업동향 : 세계적으로 메모리 산업을 이끌고 있는 DRAM과 NAND에서 4F2 셀 구현 및 적층형 채널 형성을 위해 HAR 식각 공정에 관심이 부각되고 있으나, 이들 공정장비는 아직까지 해외 선진 장비회사의 장비에 의존하고 있는 상황임. - 국내 반도체 소자 업체들은 선진국 장비를 이용하여 차세대 플라즈마 식각 장비를 이용하여 차세대 공정을 개발하고 있으나, 현재 발생하고 있는 다양한 공정 난제에 대해 반복착오법으로 대응하고 있는 상황임. - 차세대 HAR 공정에서 발생하고 있는 난제들은 반도체 산업체에서 자체 해결하고 있으나, 학계를 중심으로 문제 원인에 대한 핵심 메카니즘 규명 및 해결을 위한 원천기술 개발이 시급한 상황임. - 해외 장비회사인 LAM 및 TEL에서 차세대 플라즈마 HAR 식각 공정 장비를 개발을 위해 심혈을 기울이고 있는 상황이나, 실 공정에서 발생하는 주요 현안에 대한 이해가 부족한 상황임. - 국내 반도체 회사는 선진 장비 회사들과 경쟁을 위해 차세대 반도체 장비 개발을 진행하고 있는 단계이며 차세대 공정에서 발생할 난젱에 대한 정확한 이해를 위해 관심을 기울이고 있는 상황임. - 현재 HAR 공정에서 발생하고 있는 주요 난제들에 대한 원천연구는 세계적으로 연구들이 부재한 상황이며, 이에 대한 국내 연구 인프라가 구축되어 있어 장기적인 정부 지원하에 본 연구에서 제안하는 실험적 규명 및 전산 해석 기술 개발을 통한 국내 반도체 소자 및 장비 회사의 세계적인 기술 경쟁력 확보가 필요함.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 3D HAR 공정 난제에 대한 실험 연구 - 차세대 HAR 식각공정의 핵심 플라즈마 공정 인자 연구 * 플라즈마 내부인자(이온 선속, 이온에너지, 중성종비율 등) 진단 시스템 개발 * 플라즈마 내부인자 독립제어 공정 개발 - 공정난제 메카니즘 규명을 위한 실험 * 플라즈마 내부인자와 식각결과 상관성 연구 * 공정난제 메커니즘 원인에 대한 물리적인 모델링 - 차세대 HAR 공정에 대한 플라즈마 공정 연구 * 공정 난제 해결을 펄스 및 극저온 공정 최적화 연구 * 메커니즘 모델링을 통한 공정 난제 해결방안 검증 연구 - Profile Etch Data 확보 위한 실험 연구 협력 ㅇ 3D HAR 공정 난제에 대한 전산모사 - 공정 난제 메커니즘 규명을 위한 장비/공정 전산모사 * Profile Tilting에 대한 핵심 메커니즘에 대한 2D 장비 전산 모사 * Profile Tilting에 대한 3D Feature Profile Simulation - 공정 난제 메커니즘 규명을 위한 장비/공정 전산모사 * 플라즈마 내부인자 독립제어의 실험 결과 타당성을 위해 전산모사 * 공정난제 메커니즘 실험결과 검증을 위한 전산모사 - 차세대 HAR 공정의 핵심 난제 극복을 위한 장비/공정 전산 모사 * 공정난제 해결을 위한 펄스 및 극저온 공정 최적화 연구 * 메커니즘 모델링을 통한 공정난제 해결방안 연구
3. 지원 필요성
ㅇ HAR 식각 공정은 반도체 원천기술 통합로드맵에서 2035년까자 DRAM 및 NAND 메모리 기술에서 핵심기술로 원천기술 확보에 대한 연구개발이 절실한 상황임. - 현재 HAR 식각공정에서 발생하고 있는 Global Tiling, Random Distortion 및 식각 속도 감소와 같은 핵심문제 해결을 위한 다양한 접근방법(Pulsed Plasma, 저온 공정)에 대한 핵심 메커니즘 규명에 대한 연구가 선행되어야 할 상황임. - 차세대 HAR 식각 공정의 세계적 기술 우위지속적으로 확보하기 위해서 편재 발생하고 있는 문제 해결을 위한 실험 및 이론적 연구 기반으로 핵심 매커니즘 규면하고 차세대 공정에 대한 전산모사를 통한 예측 결과들이 반도체 산업계에 피드백할 필요가 절실함. - 차세대 HAR 반도체 공정 확보를 위한 장기적인 실험과 이론에 기초한 핵심 원천기술들이 진행되어햐 하며, 반도체 산업체와 긴밀한 교류를 통한 세계적 수준의 국내 반도체 기술 경쟁력 확보를 위해 정부지원이 시급하게 필요함. - 다학제간 참여 대학원생들이 차세대 반도체 공정 개발에 필요한 핵심 인력으로 국가 기술 경쟁력 확보할 수 있도록 정부지원이 필요함.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-36			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 ■ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	Remote Plasma System을 활용한 EUV급 반도체 소자 공정 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	6	0	2	0
1. 개념 및 산업동향
ㅇ 개념 - 최근 초고집적, 초고성능 반도체 소자 연구로 ALD 기반의 EUV급 고밀도, 고품질 증착기술이 주목받고 있음. 현재의 Direct 방식의 플라즈마 증착기술은 기판의 손상으로 박막 및 소자 신뢰성 저하의 원인이 되어 고품질, 고성능 박막의 증착 및 식각을 위한 기판 손상이 최소화된 Remote 방식의 플라즈마 공정 기술이 필요함 - 개발하려는 기술은 Remote Plasma를 활용한 ALD 증착 기술과 ALEt 식각 기술로써 Plasma를 기판과 공간적으로 이격하고 제어된 라디칼을 주로 이용하여 기판의 이온 충격 Damage를 최소화시키는 박막 공정을 개발하고자 하는 것임 - 증착 및 식각 공정 전후 Remote Plasma 표면처리를 통해 박막의 interface layer 형성 억제, defect 및 contact 저항 감소, bonding adhesion 증가 등 표면 개질 특성을 활용하고자 함 - RPS (Remote Plasma System)를 이용한 고밀도 증착 및 식각 공정, 소자 특성분석 기술에 관한 기술 개발, 인력 양성 등의 집중적인 연구개발을 통해 독자적인 원천기술 확보 가능 ㅇ 산업동향 - 최근 개발되고 있는 EUV급 반도체 소자는 3D 낸드플래시, FinFET, GAA 등 3D 구조를 적용하여 매우 복잡하고 어려운 공정을 사용하기 때문에 고정밀, 고균일한 ALD, ALEt 기반의 증착, 식각 공정이 개발되고 있음. 반도체의 생산성 향상을 위한 새로운 damage-free 플라즈마 개발 등 기존에 사용하고 있는 공정을 대체하는 기술 개발 등의 방향으로 연구개발이 활발히 이루어지고 있음. * 삼성전자 R&D 사업부에서 NF3/N2/O2/H2의 RPS를 활용하여 라디칼을 이용한 Si3N4/SiO2의 높은 식각 선택비를 구현할 수 있음을 보고함. (J.Vac.Sci.Tech nol.A 38 (2020)) * 국내 대학 연구진은 RPALD를 이용하여 박막의 damage를 최소화하여 step coverage가 우수한 고품질의 TiN 박막을 개발한 연구 결과를 보고함. (Applied Surface Science 541 (2021)) * 프랑스의 대학 연구팀에서 MOS 트랜지스터 구조에서 중요한 이슈인 식각 선택비를 위해 NH3/NF3 remote plasma를 이용한 이온주입과 식각 2가지 공정의 메커니즘에 대한 새로운 방법을 제시함. (J.Appl.Phys. 126 (2019)) * 영국 Oxford Instrument 社 Atomfab에서 GaN 기반 디바이스의 고품질 박막 증착을 위한 damage-free 한 새로운 RPALD 기술을 제시함. (J.Vac.Sci. Technol.A 39 (2021))
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ Remote Plasma 기반 공정 장비를 이용해 소자 구조에서의 Plasma Damage에 의한 특성 열화가 없는 고품질, 고성능 박막 제작 및 소자 공정 기술 개발 - Remote Plasma 기반의 ALD 증착 기술 개발을 통해 박막의 전기적 특성을 조절하여 FRAM 및 RRAM 등의 new memory나 Synapse 및 다진법 소자 등 인공지능 반도체 개발에 활용 - Remote Plasma 기반의 ALEt 식각 기술 개발에서 도출된 식각속도, 식각선택비, 결함 등의 연구내용을 EUV급 반도체 제조 공정에 적용 ㅇ 단계별 연구 개발 내용 - Remote Plasma 기반 공정 기술 개발 ⸱ Remote Plasma 내 라디칼이 전구체와 일으키는 반응 및 소자 내의 defect의 형태 및 분석을 통한 전기적 특성과의 상관관계 연구 ⸱ 증착 소스에 따른 기판의 흡착 효과와 이온의 충돌 에너지에 따른 플라즈마 반응 메커니즘 연구 ⸱ Remote Plasma 표면처리를 통해 박막의 interface layer 형성의 억제, defect 및 contact 저항 감소, bonding adhesion 증가 등 표면 특성 향상 기술 개발 - Remote Plasma 공정을 적용한 새로운 개념의 소자 개발 ⸱ Remote Plasma ALD 박막의 물성를 제어하여 FRAM 소자, Charge Trapping Memory, 인공지능 기반의 Synapse 메모리 소자 연구 ⸱ Remote Plasma 기반 ALEt 공정에서 라디칼과 식각층 사이 반응 및 식각률 변화에 대한 메커니즘을 규명하고 이를 적용한 GAA 또는 NAND 적층 구조 구현 기술 개발 (Etch selectivity > 100)
3. 지원 필요성
ㅇ 지원 필요성 - 최근 진행되는 초집적화, 초고성능화 된 반도체 소자에 관한 연구에서 EUV에 근접하는 포토리소그래피와 ALD를 포함하는 새로운 증착기술과 새로운 소재의 선택비 식각 기술이 필요로 하고 있음. 이와 관련하여 고품질, 고성능 박막의 증착을 위한 기술과 박막 재료를 식각할 수 있는 반응 공정기술이 필수적임. - RPS(Remote Plasma System)를 이용한 고밀도 증착 공정, 식각 기술 및 소자 특성분석 기술에 관해 집중적인 연구개발을 통해 독자적인 원천기술을 개발하고자 함. 특히, 본 과제를 통해 차세대 반도체 소자 공정기술에 대해 경험이 풍부하고 학문적 지식을 갖춘 반도체 산업 분야의 리더급 고급 인력을 양성하고자 함 - 미래 원천기술 선점을 위해 우리나라의 높은 인적 자원 및 기술 수준을 고려할 때 집중적인 투자가 이루어진다면 관련 연구 기술 개발이 빠른 시일 내 이루어져 세계 시장 선점이 가능할 것으로 예상함
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용) 다만, 국제공동 과제에 한하여 석박사 인건비 비중 60% 이상 항목을 권고사항으로 적용함

품목번호	고급인력양성-반도체-일반-37			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	저온 플라즈마 기반 이차원 소재의 형상 제어 공정 및 패턴화 합성과 건식 표면개질 및 원자레벨 식각 공정 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	8	2	0	0
1. 개념 및 산업동향
ㅇ 개념 : 저온 플라즈마 기술을 활용하여 다양한 이차원소재 형상제어 및 패턴화를 위한 이차원소재 이종접합 공정 기술과 이온 에너지 조절을 이용한 특정 원자 bond의 제거 및 타 라디칼이나 원자로 대체를 이용한 차세대 반도체 물질인 2D 반도체의 원자층 식각, doping 및 표면개질 원천기술 개발 - 반도체 산업의 고도화에 따른 차세대 반도체 재료의 변화는 미래먹거리 기술로써 매우 중요한 부분이며, 응답 및 처리속도를 획기적으로 향상시킬 주요한 연구분야임 - 이차원 소재인 전이금속 디칼코게나이드(TMD) 소재는 결정형상에 따라 반도체 특성제어가 가능함. 그 중 대표적인 이황화 몰리브데넘(MoS2)은 1T/2H 결정상에 따라 금속/반도체적 특성 조절로 차세대 반도체 소재개발을 하고자 함. - TMD 소재와 graphene과의 이종접합을 활용한 결함제어 및 나노결정화 된 이종접합 합성 메커니즘을 규명하고, 저온 플라즈마 기술을 활용한 다양한 이종접합 제조 원천기술을 연구 - 차세대 반도체를 위한 2D 반도체물질 (MoS2, WS2 등)의 표면개질 및 무손상 원자층 식각기술을 연구 ㅇ 산업동향 - 국내에서는 삼성전자 뿐만 아니라 다양한 대학, 연구기관에서 차세대 반도체물질에 관한 연구가 진행되고 있으며, 해외에서는 인텔, TSMC등 메이저 반도체 회사를 중심으로 다양한 연구개발이 진행되고 있음. · 16년 이차원 소재 관련 정부 R&D 투자액은 683억으로 전체 R&D 규모의 0.36%에 해당함. · 투자액 비중은 ’14년도 0.29%, ’15년도 0.30%, ’16년도 0.36%로 매년 증가 · 이차원 소재를 이용한 양산형 상용재품은 아직 없으며, 연구용 시료가 대부분임. · 그래핀의 경우 (주)그래핀스퀘어에서 대량화 생산을 진행하고 있으며, 양산 공정에 적용을 위한 연구가 수행됨. - 중국, EU, 싱가폴은 그래핀 관련 연구를 대형 프로젝트로 집중 투자하고 있고, 이러한 프로젝트를 수행하는 연구기관들은 대부분 그래핀에서 다른 2차원 소재까지 영역을 확장하여 연구를 수행 중임 · 중국은 3억 위안이상의 자금을 이차원 소재 산업 관련 프로젝트에 투입 · 유럽은 매년 1억유로 규모의 ‘그래핀 플래그십’ 프로젝트 추친 · 이차원 소재를 이용한 양산형 상용재품은 아직 없으며, 연구용 시료가 대부분임. · 그래핀의 경우 XG Science (미국), Angstrone Materials (미국)등에서 원자재 생산과 IBM, 록히드마팅 등을 통해 그래핀 응용 제품이 개발되고 있음. · 해외에서도 미국의 intel 및 대만의 tsmc 등 메이저 반도체 회사에서 Si을 대체 보완 할 차세대 반도체 물질로 2D 반도체 재료에 대한 많은 연구가 이루어지고 있으며 다양한 대학기관에서도 광범위한 이루어지고 있음.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 저온 플라즈마 기반 이차원소재 형상 제어공정 및 패턴화 합성 기술개발 - 저온플라즈마 기반 형상제어 기술개발 * PECVD를 활용한 이황화 몰리브데넘 박막 합성기술 개발 * 공정 온도, 시간 및 플라즈마 파워 제어를 통한 박막 형상제어 기술 개발 - 포토리소그래피를 활용한 이차원소재 패턴화 기술 개발 * 패터닝을 활용한 1T/2H 수평이종접합기술 개발 * 1T/2H 수평이종접합 기반 컨택저항 저하 기술개발 - 이차원소재 이종접합 신공정 원천기술 개발 * PECVD를 활용한 TMD-TMD 이종접합 소재 개발 * TMD-graphene 이종접합 메커니즘 규명 및 결정제어 기술 개발 ㅇ 차세대 이차원 반도체물질의 플라즈마 표면개질 및 무손상 원자층 식각장치 및 공정기술 개발 - 차새대의 silicon을 대치할 수 있는 반도체로서 가능성이 높은 다양한 2D 반도체에 대한 공정장치 및 공정기술의 원천기술확보 - 표면손상없는 2D 반도체 원자층식각기술 개발 - 2D 반도체물질의 표면개질을 통한 doping 기술 개발 - 반도체물질의 원자층 대치기술을 통한 상변화 및 금속화 처리기술
3. 지원 필요성
ㅇ 이차원소재 기반의 반도체소자는 현재까지 상용화가 이루어지지 않은 난제이며, 국내의 원천기술과 해외기관이 가지고 있는 원천기술간 협력을 통해 개발하여야 하며, 이는 미래 반도체 기술의 핵심이 될 수 있음. - 본 연구개발과제에서 제안하는 저온플라즈마 기술은 해당 연구기관에서 세계최초로 대면적 이차원소재 합성 및 메커니즘 규명에 성공하였으며, 핵심 원천기술에 대한 국내/외 등록특허를 보유중이고, 세계 최저 공정온도에 달성하여 flexible기판에 직접 증착이 가능한 기술임. 따라서, 본 연구개발과제를 통해 형상별 패턴화 기술에 대한 연구를 수행한다면 미래 반도체 소자를 위한 핵심 원천기술을 추가적으로 발굴하여 미래 반도체 시장 선점이 가능할 것임. - 미래 반도체 기술을 선점하기 위한 국내/외 다양한 연구기관과 산업체에서 이차원소재에 대한 연구를 끊임없이 하고 있는 상황임. 국내/외 이차원 소재의 특허동향은 최근 20년간 본 기술과 관련된 특허 점유율은 미국 36%, 한국 35%, 일본 17%, 유럽 12%로 미국과 한국이 전체의 70%를 확보하고 있으며 기술을 선도하고 있음 - 2D 반도체가 종래의 Si을 대체하기 위해서는 전기적 특성제어가 필수적임. 특히 메탈과의 접촉저항은 및 페르미 준위 고정 현상은 2D 반도체 성능을 저하하는 대표적인 문제이며 이를 해결하기 위해 2D 표면개질 및 n-, p-type 도핑 제어 기술이 필수적임. - 또한 두께에 따라 밴드갭이 변하는 특성을 갖는 2D 소재를 반도체 소자에 적용하기 위해서는 원자층 단위의 정밀한 무손상 식각 공정이 필요함. ㅇ 2D 반도체와 같은 소재 및 공정의 연구는 차후세대에 적용되는 기술로서 글로벌협력으로 인하여 얻어지는 연구결과가 현재로서는 산업체의 IP 및 Knowhow 등에 대한 민감도가 적으나 후에 반도체산업에 중요한 역할을 할 수 있으므로 국가주도형 협력 과제로 진행할 필요가 있음
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-39	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	100Å급 이하 차세대 반도체 소자를 위한 극저온 원자층 식각 공정 및 장치 기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	2	0	8	2	0	0
	핵심주제1	극저온 원자층 식각 공정(Cryogenic Atomic Layer Etching) 및 온도 계측 기술
	핵심주제2	극저온 원자층 식각(Cryogenic Atomic Layer Etching) 장치 기술
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : 100Å급 이하 차세대 반도체 소자를 위한 온도 계측 기술을 포함한 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 공정 기술과 핵심 부품 및 장치 기술 개발 - 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 공정 및 온도 계측 기술 개발 * 제품형태 : 극저온 원자층 식각 공정 기술, 극저온 범위(25 ℃~ -100 ℃) 기판 온도 계측 기술 시스템, 극저온 원자층 식각 공정 300 mm 챔버 시스템 * 기술형태 : Target Material(피식각체 Si, Oxide, Nitride, 등) 별 최적화된 극저온 원자층 식각 공정 기술, 극저온 원자층 식각 공정 중 극저온 범위(25 ℃~ -100 ℃) 기판 온도 계측 가능한 기술, 극저온 원자층 식각 300 mm 챔버 공정 기술 - 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 장치 기술 개발 * 제품형태 : 극저온 원자층 식각 공정 300 mm 챔버 장치, 극저온 원자층 식각 공정용 ESC(Electrostatic Chuck) 핵심 부품 원천기술 개발 * 기술형태 : 극저온 원자층 식각 기술 구현을 위한 극저온 범위(25 ℃~ -100 ℃) 기판 온도 유지 기술, Target Material(피식각체 Si, Oxide, Nitride, 등) 간 고 선택비 극저온 원자층 식각 기술, 극저온 원자층 식각 공정용 300 mm 챔버 장치 기술 ㅇ 산업동향 - 극저온 원자층 식각 및 온도 계측 기술 관련 국내/외 산업동향 전무함. - 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 장치 기술 개발 관련 국내 산업 동향 전무(단, 극저온 H/W Parts, Utility 관련 산업만 연구개발 진행 중)하며 국외 산업 동향은 선행 개발 단계에 있음으로 추정됨.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심주제1) 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 공정 및 온도 계측 기술 - 극저온 원자층 식각 공정 후 극저온 원자층 식각 가스/식각 기여 종 및 Target Material(피식각체; Si, Oxide, Nitride, 등) 간 반응 메커니즘 분석, 표면/계면 분석 및 전산모사 * 극저온 원자층 식각 공정을 위한 Gas Chemistry 선정 * 극저온 범위(25 ℃~ -100 ℃) 기판 온도 하, 극저온 원자층 식각 공정 후 극저온 원자층 식각 가스/식각 기여 종 및 Target material 간 반응을 표면/계면 분석을 연구하여 “식각 메커니즘” 도출/규명 * 극저온 범위(25 ℃~ -100 ℃) 기판 온도 하 상기 전산모사 수행으로 “식각 메커니즘” 도출 * 극저온 원자층 식각 300 mm 챔버 극저온 공정 기술 최적화 - 극저온 원자층 식각(Cryogenic Atomic Layer Etching) Plasma 특성 및 Chamber 물성 분석 * 극저온 원자층 식각 공정 Para. 최적화를 위한 Plasma 특성 및 Chamber 물성 분석(;Chamber 물성 분석을 통한 Wall Contamination 진행도) - Plasma source [Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP)] 및 Target Material (피식각체; Si, Oxide, Nitride, 등) 간 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 공정 개발 및 평가/최적화 * 상기 Target Material 별 극저온 원자층 식각 적합한 Plasma source 선정, 등 Hardware(H/W) Model 도출/적용, CD Variation:≤± 10%, Etch Per Cycle(EPC; nm/cycle):≤20Å, EPC Time: ≤5 min ㅇ 극저온 범위 기판 온도 계측 및 식각 균일도 측정 기술 - 극저온 원자층 식각 공정(Cryogenic Atomic Layer Etching) 중 적용 가능한 극저온 범위(25 ℃~ -100 ℃) 기판 온도 계측 기술 * 기판 온도 계측 범위: 25 ℃ ~ -100 ℃, 기판 온도 계측 정확도: ≤±10%, 기판 온도 계측 균일도: ≤±10% ㅇ (핵심주제2) 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 장치 기술 - 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 기술 구현을 위한 극저온 범위(25 ℃~ -100 ℃) 기판 온도 유지 기술 * ESC(Electrostatic chuck) 동작 온도 범위(25 ℃~ -120 ℃), ESC 온도 균일도 (≤±10%), * 극저온 원자층 식각 300 mm 챔버 극저온 범위(25 ℃~ -100 ℃) 기판 온도 유지 기술 * 극저온 원자층 식각 플라즈마 방전 하부전극 온도(25 ℃~ -150 ℃) 온도 유지 기술 - ESC(Electrostatic chuck) 극저온 범위(25 ℃~ -120 ℃) 온도 측정 기술 * ESC(Electrostatic chuck) 측정 온도 범위(25℃~ -120℃), 온도 계측 정확도 (≤±10%) ㅇ 극저온 원자층 식각(Cryogenic Atomic Layer Etching) 장치를 이용한 공정 기술 - 고 선택비 극저온 원자층 식각 기술 개발 * 고 선택비 달성을 위한 극저온 원자층 식각 Gas chemistry 선정 * 선택비(Oxide/Poly-Si or Oxide/Nitride or Oxide/Si) : ≥5:1 * 1 cycle time 향상을 위한 고 선택비 극저온 원자층 공정 내 흡착(Adsorption) 및 탈착(desorption) 제어 - 고 선택비 극저온 원자층 식각 기술 플라즈마 진단
3. 지원 필요성
ㅇ 정책적 지원 필요성 - 미국의 반도체 산업 재굴기 선언 후, 현재 국가 반도체 산업은 글로벌 반도체 기술 경쟁 시대를 초월해 국가 안보/전략 자산 산업으로 변화하는 중임. 이로 인해 과거와 달리 첨단 반도체 산업 보유 유무에 따라 국가 별 위상 변화함. 견고한 선진 국가 반열을 위해 지속적 정부의 정책적 지원이 뒷받침 되는 첨단 반도체 원천기술개발 필요함. ㅇ 기술적 지원 필요성 - 국가 반도체 산업인 DRAM/NAND/Logic의 경우 각 분야별 지향하는 기술적 구현 목표는 다르나, 공통적으로 공정 미세화 실현 중에 있음. 해당 공정 미세화는 첨예한 공정 기술을 요함. 식각 공정 기술 기준 첨예한 식각 공정 기술은 대표적 예로 원자층 식각(Atomic Layer Etching, ALE) 기술임. 그러나, 해당 ALE 기술은 상온범위에서 진행되며 Cycle 반복 시 공정 임계치수(Critical Dimension, CD) 변동(Variation)하는 문제 있음. 해당 문제는 향후 차세대 미래 반도체의 공정 미세화에 큰 제약이 될 것으로 예상함. 이를 극복하기 위해, 극저온(Cryogenic) ALE 기술이 향후 중/장기적으로 대두될 것이며 빠르게 선점할 필요가 있음. (현재 국외 선진 반도체 장비 사는 Cryogenic ALE 기술 관련 선행 개발 중에 있음으로 추정됨.) 극저온 ALE 기술과 더불어 현재 산업에서 극저온 공정 Target 물리적 변수 Sensing 관련 Parts/System 개발 진행 중으로 파악됨. 특히, 극저온 핵심 공정 변수로 파악된 기판온도 Target으로 상기 Sensing 관련 Parts/System 개발 진행 중으로 추정됨. ㅇ 시장적 지원 필요성 - 반도체 극저온 기술 向 H/W, Utility, Material, 등 관련 시장 현재 수십조 규모로 급속 성장 중. 해당 시장 규모 관련 주로 미국, 일본의 반도체 제조장비사/반도체 소재 사, 등이 상기 극저온 시장 선도를 위해 관련 핵심 기술 개발 및 시장 주도 계획 중에 있음. ㅇ 사회적 지원 필요성 - 국가 반도체 산업 고급인력 ‘23년~‘32년까지 도합 약 5,500 명 부족할 것으로 전망되고 있음. 국가 반도체 산업 선도를 위해 핵심 고급인력 양성 필요함. - 기업 수요 형 R&D 수행으로 검증된 산업형 R&D 고급인력 양성을 통해 향후 국가 반도체 산업 내 고질적 문제로 제기되어질 인력부족 해소 기여
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 3억원 이내(총 정부출연금 15억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-41	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 ■ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	In-situ 결함분석을 통한 고품위 MX2 소재 및 공정기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	2	0	8	2	0	0
	핵심주제1	MX2 무손상 표면처리 및 원자층 식각 공정 및 장비 요소기술 개발
	핵심주제2	저손상 고밀도 VHF 플라즈마 기반 MX2 소재 제조공정 및 기능화 기술개발
	핵심주제3	초고진공 기반의 MX2 반도체 소재/공정 in-situ 물성 평가기법 개발 및 소자화 응용
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : 수원자층 두께의 MX2 반도체 소재는 스위칭 소자 등에 활용하기에 적합한 밴드갭 에너지를 가지며, 높은 이동도와 우수한 광반응성으로 인해 최근에 차세대 메모리 및 로직반도체 물질로 많은 연구가 이루어지고 있으나, 소재 및 공정에 따른 결함 등으로 차세대 반도체로서의 역할이 어려운 상태로서, 이를 극복하기 위해 결함을 in-situ로 분석하는 방법을 통하여 소재 및 공정의 결함을 최소화 시키고 차세대에 적용할 수 있는 MX2 반도체 증착/식각/표면개질 공정 및 장비, 그리고 이의 분석방법을 연구. - 제품형태 : MX2 이차원 및 3차원 원자층 식각 및 표면처리를 할 수 있는 무손상 리모트 플라즈마 및 정밀이온에너지 조절형 이온빔을 포함한 연구제품, 대면적 고밀도 플라즈마를 형성할 수 있는 VHF 플라즈마 소스 기술을 장착한 MX2계 이차원 소재 제조장치 및 공정, 그리고 이를 이용한 도핑, 개질을 할 수 있는 장치와 이를 통하여 구현된 기능화된 대면적 MX2소재, 그리고 MX2 소재/공정 분석을 위한 in-situ 특성분석용 평가장비부품 - 기술형태 : 차세대 반도체 공정기술로 요구되는 다양한 MX2 반도체 물질의 원자층 식각 기술 및 표면 개질 기술, VHF 플라즈마로 이차원 및 3차원의 형태로 저손상 대면적 고품위 MX2계 반도체를 제조하는 기술, 이를 도핑하여 p/n을 형성하는 기술, 그리고 1T/2H를 형성하는 기술, 원자단위공정의 공정단계별 in-situ XPS/FTIR을 이용한 MX2 물성 특성분석용 기법 및 원자단위공정의 공정단계별 in-situ MX2 트랜지스터 특성분석기술 ㅇ 산업동향 - (국내동향) 국내의 경우 매년 국내 반도체시장은 연평균 5.4%로 규모가 점차 확대되고 있음. 반면 MX2 이차원 소재를 이용한 양산형 상용재품은 아직 없으며, 연구용 시료가 대부분임. - (국외동향) 중국, EU, 싱가폴은 그래핀 관련 연구를 대형 프로젝트로 집중 투자하고 있고, 특히, 중국은 3억 위안이상의 자금을 이차원 소재 산업 관련 프로젝트에 투입. 또한 이차원 소재를 이용한 상용제품은 아직 없으며, 연구용 시료가 대부분임.
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 (핵심주제1) MX2 무손상 표면처리 및 원자층 식각 공정 및 장비 요소기술 개발 ㅇ 정밀에너지조절 및 무손상 MX2 반도체 물질의 원자층 식각 기술 개발 - 원자층 식각 공정을 위한 리모트 플라즈마 시스템 및 이온빔 시스템 개발 - 이차원 반도체 소자 구조를 위한 MX2 이방성 원자층 식각기술 - 차세대 반도체 소자 구조인 삼차원 구조의 적용을 위한 MX2 등방성 원자층 식각 기술 개발 ㅇ MX2 반도체 물질의 표면 개질 기술 개발 - 이온빔 시스템의 이온 에너지를 제어를 통한 MX2 상전이 기술 개발 - 리모트 플라즈마 시스템을 활용한 무결함 플라즈마 도핑 기술 개발 ㅇ 원자층 식각 및 표면개질시 MX2 반도체 물질의 in-situ 결함측정 및 개선 - CVD로 형성된 다층 MX2 물질의 원자층 식각 및 표면개질시의 표면결함을 최소화하는 공정방안 연구 (핵심주제2) 저손상 고밀도 VHF 플라즈마 기반 MX2 소재 제조공정 및 기능화 기술개발 ㅇ 저온 고품위 대면적 MX2 제조를 위한 고밀도 VHF 플라즈마 소스기술개발 - 저손상, 저온 고품질 MX2 증착을 위한 VHF 고밀도 플라즈마 소스 제조기술 - 대면적 MX2 제조를 위한 전극형성기술 - 자기장을 활용한 안정된 초고밀도 저온 대면적 VHF 플라즈마 형성기술 - 대면적에서 균일한 MX2 소재 제조를 위한 다양한 precursor 공간 배분 기술 ㅇ VHF PECVD/PEALD를 활용한 고품위 MX2 박막 합성기술 개발 - 이차원 및 3차원 단층 및 다층 고품위 MX2 형성기술 - MX2 in-situ 도핑 및 p/n-type화 기술 - 플라즈마 기술을 통한 1T/2H 전환 기술 ㅇ 차세대 소자적용을 위한 MX2 이종접합 기술 개발 - PECVD/PEALD를 활용한 MX2-MX2 이종접합 소재 개발 - MX2 이종접합 메커니즘 규명 및 결정제어 기술 개발 ㅇ VHF 플라즈마 기술로 증착되는 MX2의 in-situ 결함 연구 및 개선연구 - 3세부의 in-situ 증착 및 결함분석 기술을 활용한 차세대 반도체로 사용가능한 이차원 및 삼차원의 고품위 MX2 성장 및 개질 기술 연구 (핵심주제3) 초고진공 기반의 MX2 반도체 소재/공정 in-situ 물성 평가기법 개발 및 소자화 응용 ㅇ MX2 소재 및 공정의 원자단위공정에 따른 in-situ 박막 및 표면 물성 및 전기적 특성 분석 기술 개발 - 원자단위공정별 in-situ XPS/FTIR를 통한 MX2 박막 물성 및 표면특성 평가 * Van Der Waals state와 Covalent bonding 상태평가 및 alloying effects분석 * 캘코젠의 결합상태, defect에서의 수소의 결합상태등 - 원자단위공정별 in-situ MX2 트랜지스터 제조 및 특성 평가 ㅇ In-situ 물성/전기적 특성평가를 통한 PECVD/PEALD 증착, 원자층 식각, 표면개질, 도핑 등의 plasma 처리 및 공정단계에 따른 MX2 물성 및 전기적 특성평가 * 증착, 도핑, 표면개질, 식각 등을 통한 MX2 결함 형성에 대한 in-situ 특성평가 및 영향 * Plasma 표면개질후 MX2에 증착되는 gate dielectric 특성 평가 ㅇ MX2 소자의 전기적 결함특성 및 신뢰성 평가 * IPS(Internal Photoemission Spectrometer)를 이용한 전기적 결함준위 및 농도평가 * 온도에 따른 MX2 소자의 신뢰성 평가 및 개선 ㅇ In-situ 연구 기반으로 선택적 결함개선 및 저접촉저항 공정개발 * 결함의 종류 및 원인파악을 통한 MX2 소재, 표면처리, 원자층 식각 공정개선방안 제시 * 원자단위의 선택적 증착공정을 통한 결함개선 및 국부적 도핑 공정 개발
3. 지원 필요성
ㅇ MX2 반도체 소재는 차세대 로직 및 메모리 제품의 후공정집적에서 고이동도를 가지는 반도체 소자로 미래 반도체 기술의 핵심이 될 수 있을 것으로 기대되고 있어 지난 10년간 국내외적으로 이에 대한 다양한 연구가 진행되고 있음. ㅇ 반면, MX2 기반의 반도체소자는 현재까지 상용화가 이루어지지 않은 난제이며, 이는 고품위의 박막 증착, 원자층 증착, 도핑 등의 다양한 진공상에서의 원자조작수준의 초정밀공정에 따른 이차원반도체의 특성 변화에 대한 기초적인 이해가 이루어지지 않은 상황이 기인함. ㅇ 이와 같은 난제의 연구개발은 원자단위 공정장비와 초고진공 상태로 합체된 in-situ 물성/전기적 특성 평가기법을 개발을 통하여 원자단위의 초정밀 공정단계를 이해하고 공정기법을 향상하는 선순환적 개발이 필요하며, 이는 국내의 원천기술과 해외기관이 가지고 있는 원천기술간 협력을 통해 개발하여야 할 필요가 있고 이는 국가적인 지원을 통하여 이루어질 수 있는 기술임. ㅇ 본 연구개발과제를 통해 결함의 원인과 이를 파악하여 고품위 MX2 성장, 식각, 표면개질 등에 대한 연구를 수행한다면 미래 반도체 소자를 위한 핵심 원천기술을 추가적으로 발굴하여 미래 반도체 시장 선점이 가능할 것임.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용) 다만, 국제공동 과제에 한하여 석박사 인건비 비중 60% 이상 항목을 권고사항으로 적용함

품목번호	고급인력양성-반도체-일반-42	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	실공정 가스 기반에서의 다중 스케일 플라즈마 장비/공정 전사모사를 통한 Egde 플라즈마 밀도와 식각속도 및 선택비 등 플라즈마 장비내의 진단 모니터링 분석 기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	2	0	8	2	0	0
	핵심주제1	Edge 플라즈마 밀도 모니터링을 위한 융합형 실시간 진단 원천기술개발
	핵심주제2	공정 중 식각 속도 및 선택비 측정이 가능한 딥러닝 센서 공정기술 개발
	핵심주제3	실공정 가스 기반의 다중 스케일 플라즈마 장비/공정 전산모사
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : 실공정 가스 기반에서의 다중 스케일 플라즈마 장비/공정 전사모사를 통한 Egde 플라즈마 밀도와 식각속도 및 선택비 등 플라즈마 장비 내의 실시간 진단 기술 및 딥러닝 센서 공정기술을 포함한 플라즈마 장비 특성 분석 기술 개발 - 챔버 융합형 실시간 균일도 센싱을 통한 챔버 Edge 영역 균일도 재현성 문제 실시간 검출 및 피드백요소기술 - 공정 중 식각 속도 및 선택비 측정이 가능한 딥러닝 센서 공정기술 개발 - 차세대 플라즈마 반도체 공정을 위한 핵심 플라즈마 DB를 개발하고 이를 활용한 다중 스케일 전산모사를 수행 ㅇ 산업동향 - 국내·외 최고수준의 기술기준을 제시하여 간접적으로 지원범위 대상의 스펙 설명 2차원 이상의 플라즈마 장비 해석은 플라즈마 DB 확보와 전산모사의 수렴성 확보가 어려워 제한적인 공정에 대한 전산모사가 이루어지고 있으며, 공정 해석 모듈과 결합한 전산모사는 거의 이루어지지 않고 상황임. · 해외 선진 플라즈마 장비 업체는 플라즈마 전산모사기 인수에 뛰어들 정도로 장비 및 공정 해석의 중요성을 파악하고 있으며, 산학연 협업을 통해 현장에서 발생하는 난제를 극복해 나가면서 차세대 공정을 대응할 수 있는 장비를 개발하고 있음. · 글로벌 선도기업은 전산모사와 가상현실을 접목하거나 머신러닝과 결합하여 플라즈마 공정 최적화에 활용하고 있는 상황임. - 반도체 공정중 진단 관련 국내 관련 기업 업체의 지적재산권 대부분은 삼성을 비롯한 소수 회사에서 연관 특허출원 및 등록을 진행함. 공정진단의 분야 중에서 두께에 대한 직접적인 모니터링을 포함한 관련 기술에 대한 선진기술은 매우 부족한 상태이며 이러한 부분에 대한 원천 기술개발이 매우 필요한 상황임 · 현재 국외에서는 세계 관련 특허출원 대비 전체의 80%가량이 미국과 일본이며 독점적인 형태 진입장벽이 높아, 그에 따른 독점형태의 문제인 특정 기업의 독점적 제품 공급에 따른 높은 가격이 형성되어 있는 상황임 - 국내·외 최고수준의 기술기준을 제시하여 간접적으로 지원범위 대상의 스펙 설명 2차원 이상의 플라즈마 장비 해석은 플라즈마 DB 확보와 전산모사의 수렴성 확보가 어려워 제한적인 공정에 대한 전산모사가 이루어지고 있으며, 공정 해석 모듈과 결합한 전산모사는 거의 이루어지지 않고 상황임. · 해외 선진 플라즈마 장비 업체는 플라즈마 전산모사기 인수에 뛰어들 정도로 장비 및 공정 해석의 중요성을 파악하고 있으며, 산학연 협업을 통해 현장에서 발생하는 난제를 극복해 나가면서 차세대 공정을 대응할 수 있는 장비를 개발하고 있음. · 글로벌 선도기업은 전산모사와 가상현실을 접목하거나 머신러닝과 결합하여 플라즈마 공정 최적화에 활용하고 있는 상황임.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심주제1) Edge 플라즈마 밀도 모니터링을 위한 융합형 실시간 진단 원천기술개발 - 챔버의 오염과 세정의 반복공정을 통한 센서의 측정 및 분석 - Fluorocarbon 식각 가스를 이용한 거동 측정 및 분석 - 다양한 공정 가스를 이용한 플라즈마 방전 특성 센서 측정 분석 - 측정결과를 객관적으로 측정할 수 있는 분석기기를 이용한 플라즈마 공정 진행 및 결과의 비교 분석 ㅇ (핵심주제2) 공정 중 식각 속도 및 선택비 측정이 가능한 딥러닝 센서 공정기술 개발 - Impedance monitoring을 통한 Polymer 두께 모니터링 센서기술 - Cutoff probe monitoring을 통한 Polymer 두께 모니터링 센서기술 - Self-Plasma Spectrum monitoring 기술 ㅇ (핵심주제3) 실공정 가스 기반의 다중 스케일 플라즈마 장비/공정 전산모사 - 차세대 플라즈마 반도체 공정용 bulk/surface chemistry DB 개발 · 실공정 플라즈마 DB 개발을 위한 이론적 연구 · 플라즈마 DB 검증을 위한 실험 연구 · 실공정 bulk/surface chemistry DB 검증 · 공정 난이도 증가에 따라 플라즈마 해석 정합성 향상을 위한 DB 고도화 · 사용중인 실공정 가스 및 신규 가스(공정 난이도 극복 위한 Performance 및 GWP 등 환경 문제 대응)에 대한 DB 확보 - 실공정 가스 기반의 다중 스케일 플라즈마 전산모사 · Zero-D 기반의 particle 불량 분석 연구 · 실공정 플라즈마 장비 2D/3D 장비/공정 식각 및 증착 전산모사 - 플라즈마 장비 스케일의 실공정 전산모사
3. 지원 필요성
ㅇ 실공정 다중스케일 전산모사는 복잡성으로 인하여 아직까지 현장에 적용이 어려운 상황에서 국내의 연구역량을 집중하여 실공정 플라즈마 DB를 개발하고 2차원 이상의 장비/공정 전산모사 수행이 절실한 상황이어서, 정부 지원이 필요함. ㅇ 최근 공정의 초 미세화에 따라 제조공정 및 계측 시스템의 정밀도 향상 효율의 극대화로 연결되며, 오류공정의 검출이 수율 향상과 비용 절감에 영향을 미침. 공정 미세화 및 웨이퍼 대구경화로 인해 실시간 모니터링 센서를 이용한 데이터 처리 알고리즘 및 자동화 소프트웨어의 기능이 탑재된 장비를 요구하여 모니터링 센서의 필요성 증가함. ㅇ 국가 주력 산업인 반도체 공정에서의 진단 및 모니터링 기술은 생산 수율과 직결되는 중요한 요소이며, 관련 기술적 인프라를 해외 선진산들 대비 동등 또는 이상의 성능을 구현해야만 산업적 리스크를 감소 시키고 안정적 생산 및 개발이 가능한 실정임. 더불어 관련 요소기술들에 대한 국내 자급률을 높여, 반도체 소재부품에 관한 국산화율을 높이고 기술적 의존도를 낮추는 공격적인 대응이 필요.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-43	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 □ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 ■ 반도체 공정장비 (반도체 부품)
품목명	공정제어를 위한 Eddy Current 센서와 고감도 표면압력 측정센서를 포함한 차세대 CMP 및 post-CMP Cleaning 소재 및 공정 기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	2	0	9	3	1	0
	핵심주제1	Metal CMP의 Edge 공정 제어를 위한 Eddy current 센서 소형화
	핵심주제2	CMP 헤드압력측정용 고감도 웨이퍼형 표면압력 측정기술 개발
	핵심주제3	초임계 유체 차세대 CMP 및 post-CMP Cleaning 기술 개발
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : CMP 공정 제어를 위한 Eddy Current 센서와 고감도 웨이퍼형 표면압력 측정센서 기술과 함께 초임계 유체 차세대 CMP 및 post-CMP Cleaning 소재 및 공정 원천기술 개발 - Metal CMP 공정의 실시간 end point 지점 계측 기술을 활용한 edge 공정 제어 용 eddy current 센서 개발 - High gauge factor 특성의 piezoresistive 원천소재 웨이퍼상 대면적·고균일 화학 합성 기술 및 웨이퍼형 CMP 헤드압력 측정센서 개발을 위한 non-photolithography 기반 direct 패터닝 및 소자 공정 원천기술 - 초임계 유체를 활용한 CMP 및 post-CMP Cleaning 소재 및 공정 기술 ㅇ 산업동향 - 현재 산업에서 사용하는 eddy current 센서의 주요시장은 항공우주, 자동차, 전력, 석유, 화학임. 이러한 시장에서 요구하는 정확도는 mm단위 이상이지만 직접적인 시장이 아닌 반도체 공정 계측 시장에서 요구하는 eddy current 센서의 정확도는 nm 이하의 정확도를 요구함. 따라서 반도체 공정 계측을 위한 독자적인 센서 개발의 지원이 필요함. - 현재 반도체 현장에서 CMP 헤드압력 균일도 측정을 위해 사용되는 센서로 Tekscan사의 압력센서가 있지만, 원천소재의 한계로 인하여 현장에서 요구하는 고감도 (0.01 psi 이하) 성능을 만족하지 못하며, 복잡한 소자 공정이 필요하여 웨이퍼 형태로의 개발이 어려운 상황임. 일반적으로 압력센서는 고감도 (high sensitivity), 빠른 반응시간 (fast response time), 높은 안정성 (stability)의 특성이 요구되며, 기존의 응력 센서가 구현할 수 있는 물리적 한계를 극복하기 위해서 고기능성 신소재의 발굴, 센서의 구조 그리고 센서의 배치에 대한 연구가 집중적으로 수행되고 있음. · Micro electro mechanical systems (MEMS) 압력센서로 광학식, 공진방식, 전자기 유도 방식 등 다양한 방식이 있으나 MEMS 구조의 압력 캐비티를 형성하기 위한 공정이 복잡하여 용도가 제한적이고 비용이 많이 들어 상용화가 어려움 · 금속 나노입자, 나노선 등을 프린팅하여 센서의 민감도를 향상할 수 있으나 균일한 대면적 박막을 형성하지 못하여 센서 측정 균일도가 좋지 못하다는 단점이 있음
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심주제1) Edge 플라즈마 밀도 모니터링을 위한 융합형 실시간 진단 원천기술개발 - 챔버의 오염과 세정의 반복공정을 통한 센서의 측정 및 분석 - Fluorocarbon 식각 가스를 이용한 거동 측정 및 분석 - 다양한 공정 가스를 이용한 플라즈마 방전 특성 센서 측정 분석 - 측정결과를 객관적으로 측정할 수 있는 분석기기를 이용한 플라즈마 공정 진행 및 결과의 비교 분석 ㅇ (핵심주제3) High gauge factor 특성의 piezoresistive 원천소재 웨이퍼상 대면적 · 고균일 화학 합성 기술 및 웨이퍼형 CMP 헤드압력 측정센서 개발을 위한 non-photolithography 기반 direct 패터닝 및 소자 공정 원천기술 - High gauge factor 특성의 piezoresistive 원천소재 합성 기술 개발 - 웨이퍼상 대면적·고균일 화학 합성 기술 개발 - 공정 단순화 및 상용화를 위한 non-photolithography 기반 direct 패터닝 원천기술 개발 - 웨이퍼형 센서 공정 기술 개발 - 센서 내구성 확보를 위한 encapsulation 기술 개발 ㅇ (핵심주제3) 초임계 CMP 및 post-CMP Cleaning 기술 장비 개발 - 초임계 유체 CMP를 수행 할 수 있는 장비 및 공정 기술 개발 - 초임계 유체 CMP 공정용 재료 개발 (슬러리, 패드, 리테이너링 등) - 초임계 유체 post-CMP Cleaning을 수행 할 수 있는 장비 및 공정 기술 개발 - 초임계 유체 post-CMP Cleaning 공정용 재료 개발 (세정액, 세정브러쉬 등)
3. 지원 필요성
ㅇ (시급성) 반도체 산업에서 소재·부품·장비 분야는 국외 기업이 점유하고 있으므로 국내의 경쟁력 강화를 위해서는 지원이 필요함. - 현재 반도체 산업에서 실시간 계측이 가능한 CMP 용 eddy current 센서를 개발하고 있지만 아직 산업에 활용될 정도의 성능을 보이지 않아 시장 선점이 필요함 ㅇ (중요성) 세계 반도체 시장에서 국내 반도체 산업의 점유율 확보를 위한 반도체 소재·부품·장비 분야 연구 개발 중요성이 확대됨 ㅇ (부합성) 반도체 CMP 공정의 계측을 위한 소재·부품·장비 분야 시장 선점을 위한 연구에 해당
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-46			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	몰리브덴 산화물 원자층 증착 (ALD) 기술					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 차세대 3차원 메모리 반도체 시장에서의 기술경쟁력 확보를 위해 초고집적/초미세화가 가능한 원자층 증착 (ALD) 공정기반 고성능 소재 (유전체 및 전극)의 원천기술을 개발하고자 함 - 미세소자 구현을 위한 원자 수준의 고성능 소재 (유전체 및 전극) 개발 - 몰리브덴 산화물의 원자층 증착용 액상 전구체 개발 - Step coverage가 우수한 공정 기술 개발 ㅇ 산업동향 : 반도체 메모리 소자의 집적도 향상을 위해 반도체 공정 선폭이 수 나노미터 수준으로 줄어들었으며 이에 따라 커패시터(Capacitor)의 구조 또한 개선됨. 커패시터의 높이가 높아짐에 따라 정전 용량 문제 및 성능 유지 등의 문제 발생하며, 이를 극복해야 할 과제임 - 삼성전자, SK하이닉스는 원자층 증착(ALD) 소재 및 공정 기술 분야에 주력하고 있으며 이를 바탕으로 국제 경쟁력 확보 가능성을 높이고 있음 - 원자층 증착(ALD) 관련 업체로 고유전체 및 금속박막 소재 업체, 다수의 ALD 장비업체(예: 엔씨디, 주성엔지니어링, 아이작리서치)가 있으며 고성능 소재 증착 개발을 활발하게 연구하고 있음 - Aspect ratio가 매우 큰 3차원 입체 구조의 고성능 DRAM 커패시터 구현을 위해 국내외 업체에서 균일한 절연체 및 전극 소재의 증착에 노력하고 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력양성 - 반도체 소재기술 전문성을 함께 보유한 반도체 고급인력 양성 ㅇ 원자층 증착용 액상 전구체 소재 개발 및 공정 기술 개발 - (소재) 열안전성 높은 ALD용 MoO2* 액상 전구체 제조기술 개발 * 이산화 몰리브덴 - (소재) 5 eV 이상의 높은 work function을 갖는 MoO2 Film 개발 - (공정) High aspect ratio 패턴에서의 step coverage가 우수한 ALD 공정 기술 - (소자) MoO2기반 초고집적 메모리 소자向 요소기술 개발
3. 지원 필요성
ㅇ 데이터 폭증 시대에 접어들어 반도체 소재 및 부품 개발 속도가 급격하게 빨라지고 이와 관련된 공정 기술도 요구되고 있음에 따라 메모리 산업은 첨단 기술을 필요로 하는 기술집약적 산업임과 동시에 고부가가치 산업임 ㅇ 차세대 반도체 메모리 소자는 초미세화됨에 따라 제한된 공간에서의 높은 집적도를 요구함. 이를 해결하기 위해 세계적인 수준의 소재 및 공정 기술 확보가 필요함 ㅇ 국가의 미래를 이끌어갈 핵심축인 반도체 산업의 핵심기술 중 하나인 원자층 증착 소재 및 공정 기술 확보를 통하여 세계시장에서의 경쟁력 유지 및 확대에 기여
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-47			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	초미세 패터닝에 최적화된 Dry resist와 Underlayer의 조합과 EUV 노광특성 평가기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	6	0	2	0
1. 개념 및 산업동향
ㅇ 개념 : 초미세 패터닝에 최적화된 Dry resist와 Underlayer의 조합과 EUV 노광특성 평가기술 개발 ㅇ 산업동향 : 최신 반도체 소자는 기술의 진화에 따라 점점 복잡/미세화 되고 있으며 특히 최근 개발 중인 3차원 반도체 소자에 요구되는 초미세 패터닝 공정을 성취하기 위해서 종래의 광학리소그래피 기반의 하향식(top-down) 패터닝을 이용할 경우 높은 공정비용, 정렬도 불일치, 패턴 로딩 등 다양한 한계를 보일 것으로 예측됨. 따라서, 종래 패터닝 방식의 한계를 극복하고 미래 고 부가가치 신산업에 적용이 가능한 새로운 상향식(bottom-up) 패터닝 공정 기술에 대한 이론적이해/공정/특성분석의 융·복합 연구를 필요로 하고 있음.
2. 지원 범위
ㅇ 반도체 고급전문인력양성 - 반도체 소재기술 전문성을 함께 보유한 반도체 고급인력 양성 ㅇ 고 EUV 흡광도 및 기계적 특성이 우수한 dry resist 소재개발 - 건식증착이 가능한 전구체 소재 개발 ㅇ EUV 포토레지스트용 underlayer 소재개발 - 감도, 패턴 collapse 및 deformation 특성 개선을 위한 소재개발 - Mask 3D effect 및 stochastic effect를 최소화할 수 있는 소재개발 및 패턴에 따른 위상변위효과의 예측기술 ㅇ 레지스트의 노광특성 확인이 가능한 패터닝 평가기술 개발 - 간섭노광 회절광학계, 대면적 패터닝, in-situ 패턴 반응 평가기술
3. 지원 필요성
ㅇ 차세대 EUV 미세패턴에 요구되는 소재와 그 특성의 평가기술을 통합하여 추진이 필요함 ㅇ 포토레지스트와 underlayer의 높은 상관관계를 감안하여 소재의 종류와 상관없이 공통적으로 적용이 가능한 노광특성 평가기술 개발이 요구됨
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 4.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-48			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	원자간 결합 특성 조절을 통한 상변화 물질 기반 멤리스터 소재 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	5		4	2	3	2	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 원자간 결합 특성 조절을 통한 멤리스터향 상변화 소재 개발을 목표로 함. - 원자간 결합 특성 조절을 통해 고신뢰성, 저전력, 초고속, 멀티레벨 특성이 확보 가능한 재료 개발 및 원천 기술 확보를 목표로 함. - 상변화 물질의 경우, 원자간 결합 내 점유된 전자가 완전히 localized 된 공유 결합 (Covalent bond)이나 완전히 delocalized 된 금속 결합(Metallic bond)과 다르게, 두 개의 결합된 원자 사이에 하나의 전자가 존재하는 상태인 Metavalent 결합(MVB)을 형성하고 있음이 2018년 Advanced Materials 지에 보고되었고 관련한 연구들이 지속적으로 보고되고 있음. - MVB 형성 정도를 조절함으로써 상변화 특성을 포함한 멤리스터 동작에 필요한 여러 특성을 제어하는 것이 가능함. 구체적으로는 결정상에서 MVB의 형성 정도에 따라 박막 내 전기 전도도, 편극성 및 구성 원자의 부조화성 (anharmonicity) 등이 달라짐으로써 해당 박막을 활용해 제작된 소자의 동작 특성이 달라질 수 있음. - 상변화 물질의 경우, 동작 시 발생하는 엔트로피적 낭비를 줄이기 위한 재료 개발이 두 축 (전이 금속을 포함한 고 엔트로피 물질과 초격자 물질 기반 저 엔트로피 물질)에 기반하여 이뤄졌음. 두 재료군과 관련한 후속 연구들이 지속적으로 이뤄지고 있으나 원자간 결합 수준에서 특성 변화를 통한 재료 개발에 대한 방법론 확보가 필요함. - 고진공 증착 장비 및 비파괴분석 장비를 통한 막질 합성/평가와 제1원리 계산(DFT)을 통한 모델링 및 결합 상태 분석에 기반하여 MVB 형성 정도에 따른 상변화 소재 및 소자 개발이 가능함. 또한, 해당 방법론을 통해 상변화 물질 및 선택 소자(Ovonic threshold selector)를 crossbar array와 같은 복합 회로에 함께 구성할 시, backpropagation을 통한 딥러닝 연산 수행 등이 가능하여 뉴로모픽 멤리스터로의 활용도가 큼. - 제품형태 : GeSbTe 초격자 기반 상변화 소재 및 소자, 딥러닝 연산등이 수행 가능한 Gateless 수직형 멤리스터 - 기술형태 : 계면 제어 및 전이금속 도핑 등을 통한 원자간 결합 내 localized electron 양을 조절함으로써 열적/전기적 특성 제어 기술 확보 ㅇ 산업동향 - 2019년 삼성전자의 엑시노스 9820, 퀄컴의 스냅드래곤 865 등의 뉴로모픽 기반 AI 반도체 연구가 확대되고 있음. 애플, 화웨이 등도 해당 분야에 투자 비중을 확대하고 있으며 세계 시장 규모는 2019년부터 올해에 이르기까지 1.6에서 6조원까지 상승하였으며 앞으로 3년 뒤인 25년도까지 시장 규모가 20조원을 넘어설 것으로 전망되었음. (‘Stratview Research에서 발간한 ‘Memristors Market Trends, Dynamics & Market Insights’ 참조)
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 소재 기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 해당 소재 기반의 신물질 개발을 위한 소재 특성 평가 및 Superlattice 성장 특성 검증 기술 개발 관련된 인프라 구축 - 전기 소자 특성 평가에 필요한 소프트웨어 업데이트 ㅇ 상변화 소재 개발을 통해 3D X Point 구조와 같은 복합 회로 구조 내에서 선택 소자와 함께 통합 소자 및 멤리스터 특성 구현을 위한 인프라 구축
3. 지원 필요성
ㅇ 인공지능, 자율주행 등과 맞물린 메모리 소자의 지속적인 수요 증가에 따라 초저전력하에 동작하는 차세대 메모리용 상변화 소재 및 소자 개발은, 미래 경제적 이익 및 기술적 진보를 위해 반드시 필요한 기술임. 또한, 딥러닝 연산 등이 수행 가능한 뉴로모픽 멤리스터로의 활용 가능성이 높은 소재로써 적합한 상변화 소재에 대한 연구를 통한 원천 기술 확보 및 소자 제작 기술이 필수적임 - 계면 제어 에피택시 반도체 소재는 정렬된 계면에서의 국소 구조의 결합 특성 조절함으로써 쓰기 속도와 반복 신뢰도, 저 에너지 측면에서 소자 성능을 크게 개선할 수 있으며 멤리스터 구현에 필요한 저항 드리프트 제어 및 Multi-level cell 특성 확보가 가능하여 뉴로모픽 메모리로써 연구가치가 높음.
4. 지원기간/예산/추진체계
ㅇ 개발 기간 : 33개월 이내 (1차년도 : 9개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-49			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 ■ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	차세대반도체 고방열-EMI차폐 코팅용 복합분말 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	3	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 반도체의 다단화 및 고밀도화로 인해 미세화된 칩에 치명적 손상을 가할 수 있는 '열'을 제어하기 위한 고신뢰성 패키징 기술수요가 증대됨에 따라 400 W/mK급의 고방열용 복합분말 제조에 대한 원천기술 확보를 목표로 함 - 제품형태 : 기존 방열코팅 설비와 호환성을 갖는 금속-다이아몬드 분말 - 기술형태 : 다이아몬드 분말 제조, 균일한 금속막 및 산화방지막 코팅 기술 ㅇ 산업동향 - 기존 모바일 반도체 패키지용 방열 전략에 사용되는 TIM (Thermal Interface Material) 고분자 복합소재는 전자소자 어셈블리의 열 관리에서 중요한 역할을 하는 소재이나, 방열 특성이 낮은 단점이 있음. - 특히 방열 이슈로 인해 성능 저하가 발생하는 모바일 AP 패키지에 적용 가능한 고방열 금속 코팅막에 대한 산업계(반도체 S사)의 수요가 있으나, 금속 코팅만 적용시 최대열전도율이 약 300 W/mK로 요구치(400W/mK)에 미흡함. - 또한 금속막 형성시 뒤틀림 현상으로 인한 박리현상으로 인해 열접촉 저항이 커지는 단점이 발생함. - 이를 극복하는 기술로 금속-다이아몬드 복합소재를 적용한 공정개발이 진행되고 있음. - 금속-다이아몬드 복합분말은 일본의 A사에 전량 수입. - 세계 방열 소재 시장은 최근 5년간 연평균 6.5%씩 성장, 2023년에는 152억달러(약 21조원)에 달할 것으로 전망됨.
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체소재기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 400 W/mK급 고방열/저뒤틀림 금속-다이아몬드 복합분말 원천기술 개발 ㅇ 고방열/저뒤틀림 주요 제어인자 최적화 - 주요 제어인자: i) 분말크기, ii)금속코팅막두께, iii)금속산화방지, iv)계면특성 ㅇ 합성다이아몬드 분말 크기 제어기술 - 물리적 방법을 이용한 합성다이아몬드 크기 제어 및 균일화 기술 확보 ㅇ 합성다이아몬드 표면의 금속 코팅막 제어기술 - 성형성과 접착력 향상을 위한 금속 코팅막 두께 제어 및 균일화 기술 확보 ㅇ 방열 금속막의 산화 방지 기술 개발 - 방열 특성 유지를 위한 금속 산화방지층 소재 개발 및 코팅 기술 확보 ㅇ EMI 차폐를 위한 복합분말 원천기술 개발 - 주파수 26.5~40GHz 영역에서의 40dB 이상 EMI 차폐 효율 기술 확보
3. 지원 필요성
ㅇ 최근 모바일 AP 패키지 레벨에서의 발열 문제는 심각해지고 있으며, 이는 반도체 칩의 성능 저하 및 수명을 감소시킴. ㅇ 금속-다이아몬드 복합분말은 반도체 발열문제를 획기적으로 해결하기 위한 차세대 방열 소재로 다양한 반도체에 적용이 가능. ㅇ 전량 수입에 의존하는 금속-다이아몬드 복합분말의 핵심 제조기술 자립화 필요 ㅇ 본 복합분말과 Cold Spray 설비 기반의 모바일 AP 방열 코팅공정은 국내 AP제조사에서 성능테스트를 수행중임 ㅇ 세계적 수준의 국내 나노소재 합성 및 분말코팅 기술과 미국의 산화방지막 기술의 융합을 통해 수요기업 및 장비기업과 연계된 소재기술 조기확보 가능 ㅇ 서울대학교 융합과학기술대학원 박원철 교수와 University of Maryland의 Peter Kofinas 교수는 10년 동안 소재 개발 관련 글로벌 공동 과제를 수행한 경험과 이력이 있음. ㅇ 차세대융합기술연구원은 반도체 소부장 테스트베드가 구축중이며, 소재의 물성평가, 전산모사 기반 열해석/구조해석, 구동칩레벨의 Thermal Test Vehicle 기반 구동칩 레벨 특성 평가 가능
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용) 다만, 국제공동 과제에 한하여 석박사 인건비 비중 60% 이상 항목을 권고사항으로 적용함

품목번호	고급인력양성-반도체-일반-50			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체소자 및 시스템				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 ■ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	실리콘-화합물(Si-GaN) 융합 반도체 기반 핵심 소자 구현 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	5		4	2	3	2	2	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 차세대 고성능-저전력 프로세서 개발을 위한 실리콘-화합물 (Si-GaN) 융합반도체 기반 핵심 소자 기술 개발 - 제품형태:차세대 융합반도체를 위한 실리콘-질화갈륨 (Si/GaN) 하이브리드 웨이퍼 소재, GaN-Si 융합반도체 기반 핵심 소자 - 기술형태 : GaN/Si 하이브리드 웨이퍼 소재 기술, GaN/Si 기능블록 소자 및 집적 공정 핵심 원천기술 ㅇ 산업동향 - Si-GaN간 이종 소재 및 소자 간의 집적 연구는 기존 Si 반도체에서는 불가능한 성능 향상, 새로운 방식의 프로세서 개발 등 신규 활용 분야의 가능성이 크며, 이 에 대한 기술적 중요성이 클 것으로 예상함 - 차세대 전력반도체로 꼽히는 GaN 전력소자는 자동차와 고속충전기 분야를 중심 으로 고내압/고전류/고속스위칭 구동이 가능하여 통신용 전력증폭기, 전력조절장 치(컨버터/인버터), 무선 전력 전송 등의 다양한 분야에 응용되고 있음 - Si/GaN 융합반도체의 해외연구동향은 미국의 경우 DARPA의 COSMOS(Compound semiconductor materials on Silicon) 프로그램을 통해 기본적인 이종의 소자 integration에 관한 연구가 진행되었으며, DAHI(Diverse Accessible heterogeneous integration) 프로그램을 통해 Si 소자와 GaN 등의 화합물 소자 간 집적연구가 진 행되고 있음
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체소재기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ GaN/Si 하이브리드 웨이퍼 소재 개발 (Material Development) - Interlayer를 활용한 GaN on Insulator (GOI) 웨이퍼 기술 개발 - Si 기판을 이용한 선택적 GaN Regrowth 방법 연구 - GaN/Si wafer bonding 기술 개발 ㅇ GaN 소자와 Si 기능블록 소자 집적공정 개발 (Process Integration) - CMOS compatible GaN 소자 공정 기술 개발 (Au free schottky metal 공정, Au free Ohmic metal 공정 등) - GaN/Si integration을 위한 Si 기능블록 소자 기술 개발 - Si CMOS호환 GaN 공정 기술 개발 플랫폼 구축
3. 지원 필요성
ㅇ GaN 반도체소자가 가지고 있는 고전압, 고 방열, 고주파 특성을 활용한 Si-GaN 이종 소재 및 소자 간의 집적 연구는 기존 Si 반도체에서는 불가능한 성능 향상, 새로운 방식의 프로세서 개발 등 신규 활용 분야의 가능성이 크며, 이에 대한 기술적 중요성이 높음 - 이를 위하여 Si과 화합물 소자집적을 통해 프로세서의 전력 변환 효율을 극대화할 필요가 있으며, 응용 반도체의 개발을 위한 Si/GaN 하이브리드 웨이퍼 소재 개발과 융합 반도체소자 집적공정 플랫폼 기술 확보가 매우 시급함 - 차세대 전력반도체로 꼽히는 GaN 전력소자는 자동차와 고속충전기 분야를 중심으로 높은 연평균 성장을 기록하고 있으며, 최근 선진국을 중심으로 집적연구가 많이 진행되고 있음 ㅇ 해외 선진국과 달리 국내는 정부 지원을 통한 Si/GaN 반도체 집적연구개발이 부진하며, 융합 반도체용 하이브리드 기판 소재, 집적소자 공정까지 지속적이고 안정적인 정부지원이 필요함
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용) 다만, 국제공동 과제에 한하여 석박사 인건비 비중 60% 이상 항목을 권고사항으로 적용함

품목번호	고급인력양성-반도체-일반-51			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	저온경화형 Photo acid generator (PAG) 및 이를 이용하는 EUV용 photoresist 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	6	0	2	0
1. 개념 및 산업동향
ㅇ 개념 : 저온에서 경화가 가능한 EUV용 photoacid generator (PAG) / photoresist 소재 및 코팅기술 - 제품형태: 저온에서 경화가 가능한 EUV용 PAG/photoresist 소재 기술 - 기술형태: 저온에서 경화가 가능한 EUV용 PAG/photoresist 소재 코팅 기술 ㅇ 산업동향 - 반도체 산업에서 사용되는 EUV용 PAG 및 photoresist는 현재 국산화되지 않아 미국의 Inpria, 일본의 Shin-Etsu, Tokyo Ohka Koygo등 해외 업체로부터의 공급에 의존하고 있어 이에 관한 원천기술 확보가 시급함
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체소재기술 전문성을 함께 보유한 융합 고급전문인력 양성 ◦ 소재 및 공정개발 : 저온에서 경화가 가능한 EUV용 photoacid generator (PAG) / photoresist 소재 및 코팅기술 ◦ 저온 경화가 가능하며 투명도가 높은 photoresist 개발 - 분자시뮬레이션을 통한 구조 및 반응성이 최적화된 PAG 물질 합성 - 경화 반응을 측정/분석하고 이를 제어할 수 있는 기술 개발 ◦ 대면적 적용이 가능한 photoresist 배합 도출 및 이의 코팅 공정 개발 - Photoresist 국산화를 위한 TRL 6단계 수준의 레지스트 소재 및 코팅 공정 기술 개발 - PR 개발에 대한 simulation 기술 및 금속계 Metal-Oxide-PR 기술 탐색 ◦ 정량적 지수 - 경화온도 100 ℃ 이하 및 투과율 90% 이상 달성 - 레지스트 코팅 시 박막 두께 균일도 1% 이하 (5 in 기판 기준) - Half-pitch 10 nm 이하 및 Line width roughness 2 nm 이하 달성
3. 지원 필요성
ㅇ EUV PR은 큰 portion을 차지하고 있는 상황에서 대부분의 EUV PR의 공급이 외국 회사로부터 되고 있어 이에 관한 원천 기술 확보는 중요하고, 시급하다고 할수 있음
4. 지원기간/예산/추진체계
ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-52			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품				반도체 장비				-
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	1.0 nm 급 초미세 반도체 용 PECVD 공정 기반 porogen-free ultra low-k(유전율 2.0) 소재					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 3단계 〜 [종료] 5단계)						8	4		8	6	2	0	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 우수한 기계적 물성과 층간 절연막 공정 적용성을 가지는 porogen-free ultra low-k 소재 (유전율=2.0) 개발 ㅇ 산업동향 - 로직 반도체 미세화에 따라 배선 구조 (interconnect)의 RC delay가 transistor delay를 크게 상회하여 로직 반도체의 전체 성능을 결정하는 지배 인자 (dominant factor)가 되고 있음. 16nm급부터 interconnect RC delay가 transistor delay 보다 1000배 이상이 되며 이 경향은 3 nm 급 이하 반도체에서 크게 더 증폭될 것으로 예상된다.(SPCC 2018, Golbal Foundaries, Kelvin Boyd) 따라서, 2031년경 1.0nm급 로직 반도체 양산시에 interconnect RC delay를 억제하기 위해서 최소한 유전율 2.20의 ultra-low-k가 필요하며(2022년 International Roadmap for Devices and Systems), 소재 기술만 확보 가능하다면 유전율 2.0의 ultra low-k 적용이 필요함 - 국내 소재 회사인 디엔에프가 유기 포로젠을 함유하고 있는 실록산 전구체로 유전율 2.46, 탄성계수 16.6 GPa의 low-k 소재 개발 (2016년) - 국내 장비 회사인 테스가 국내에서는 처음으로 Low-k(저유전율) PECVD(플라즈마 화학 기상 증착) 장비의 개발 완료함. Low-k 물질 증착장비의 국산화 사례가 이번이 처음이라는 점도 의미가 있다. Low-k 증착장비는 해외의 주요 반도체 장비업체인 어플라이드머티어리얼즈가 주도해 온 장비로, 그간 국내 메모리 제조업체들은 전적으로 수입에 의존할 수밖에 없었다. 국내 반도체 업계가 국산화 및 공급망 다변화에 속도를 내고 있는 만큼, 테스도 이번 Low-k 물질 증착장비 국산화로 매출을 확대할 수 있을 것으로 전망됨.(출처 : 전자부품 전문 미디어 디일렉(http://www.thelec.kr)(2022.03.22)) - 가장 유명한 다공성 유기실리케이트 기반 PECVD low-k는 미국 AMT사의 BD1 (k=3/0), BD II (k=2.5), BD III(k=2.2)임. BD II와 BD III에서는 포로젠 (porogen; pore generator, 기공 발생자)를 사용하여 low-k 박막 내에 인공 기공 (artificial pore)를 도입하여 유전율 2.5 이하를 구현함. 특히, BD III에서는 유기 포로젠을 실록산 전구체에 직접 화학 결합 시킨 single precursor를 이용하여 기공의 크기와 분포가 감소하고 기계적 강도가 향상되어 공정 적용성도 개선
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체소재기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 실리콘 옥소 클러스터 형 실록산 분자 합성 기술 개발 (특히, O-CASILON (Oxygen-Bridged Core Arm Siloxane Network)계 실록산 분자) ㅇ 실록산 전구체 기반의 PECVD 방식 SiCOH 박막 증착 기술 및 박막 물성 평가 기술 개발 ㅇ Ultra low-k 박막 내 분자 자유 공간의 부피 분율을 극대화 기술 개발 ㅇ 분자 자유 공간 (molecular free volume) 형 내재 기공 (intrinsic pore)구조 형성 위한 신개념 PECVD 장비 및 증착 공정 기술과 플라즈마 내 전자 밀도 및 전자 온도 조절 및 측정 기술 개발 ㅇ Ultra low-k 박막 표면 및 via 구조 표면의 플라즈마 개질 기술 및 IMD (층간 절연막) 구조의 금속 배선(interconnect) 형성 공정 기술 개발
3. 지원 필요성
ㅇ (시급성) 미래 고성능 AI 반도체, 자율 주행 반도체에 필요한 1nm 급 로직 반도체 소자 구현 위해서는 IMD(층간절연막) 구조의 전기적 신뢰성을 보장할 수 있는 ultra low-k 소재 기술이 반드시 필요함 - 배선층의 RC delay 증가를 억제하기 위해서 2022년 International Roadmap for Devices and Systems에 의하면 2031년 경 1.0 nm 급 로직 반도체 양산에 유전율 2.55 ~ 2.20의 ultra-low-k가 필요 - 기존 포로젠 기반의 ultra–low-k 소재는 1.0 nm 급 초미세 반도체에는 사용이 불가능할 것으로 예상 ㅇ (중요성) 포로젠을 사용하는 기존 ultra low-k 소재 기술로는 via 형성시 barrier metal의 전구체의 확산을 막을 수 없어 low-k 재료의 전기적 신뢰성을 훼손시키고, 또 이를 극복하기 위해 via 표면의 밀봉 공정을 추가하게 되면 공정 단가가 상승하고 low-k 층의 실효 유전율이 증가하며 금속 배선의 전기전도도가 감소하는 문제 발생 ㅇ (부합성) 반도체기술 초격차 확보를 위해 민관 공동지원이 필요한 국가전략기술에 해당함
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 1.5억원 이내(총 정부출연금 7.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-55	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 ■ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	반도체 후공정 초미세화대응 회로설계기반 3D 스케일링 배선기술	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	4	0	2	0	3	1
	핵심주제1	3D 스케일링 배선 소재공정 기술
	핵심주제2	3D 회로설계기반 고신뢰도 배선 아키텍처
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : 3D 배선회로 설계 조건에 부합하는 반도체 후공정 미세화 스케일링 대응 3D 배선 기술 - 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 - 후공정 적층배선(M1~M3,...M4+x)의 미세화 스케일링으로 Cu 배선의 비저항이 증가하는 한계를 극복할 수 있는 신규 배선 금속을 이용한 평면 패턴배선, Via, super-Via, TSV에 대한 연구 - 3D 배선회로 아키텍쳐(신호처리, 전력, 접지 등)를 설계하고 신규 배선소재가 가져야 하는 파라미터(전기적, 기계적, 열적)를 도출 제공하여, 최적의 신규 배선 금속 및 스케일링 공정 기술을 개발함 - 3D 배선회로 아키텍쳐의 전기적, 기계적, 열적 파라미터를 예측 평가하여 설계 및 소재/공정에 피드백하여 신규 3D 배선 소재 및 스케일링 공정기술을 개발함 ㅇ 산업동향 - 2.5D/3D 패키징 세계시장은 27년까지 78억달러로 성장이 예측되고 있음 (Yole developments). 이러한 2.5D/3D 패키징을 위한 TSV, FOWLP 등 시스템레벨 집적화를 위한 패키징 배선 기술 비중이 증가하면서 반도체 제조를 위한 전공정과 후공정의 경계가 모호해지고 있음 - 메모리소자와 로직소자의 미세화에 따라 차세대 후공정 배선의 미세화 스케일링 기술개발이 활발히 진행되고 있는데, 초미세화될 때 Cu 비저항이 급격히 증가하는 한계가 있어 현재 Cu를 대체하기 위한 신규 배선 소재 및 공정기술의 연구개발이 활발히 진행되고 있음 - 새로운 후공정 배선 소재로 Ru, Mo 등을 ALD 공정으로 합성하는 연구가 진행되고 있고, 글로벌 IDM, IMEC 등에서 다양한 배선 3D 아키텍처(hybrid height 3D, hybrid metallization) 개발을 진행 중임 - 반도체 소자의 초미세화 및 스케일링 한계를 극복하기 위한 이종집적기술에 필수적인 3D 배선에 적합한 신규 소재 및 스케일링 공정기술 개발이 필요함
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 후공정 소재, 공정기술과 설계기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ 저손실, 고전도 3D 금속 배선(Mx, Via, Super-Via(Mx+2), TSV) 신규 소재기술 ㅇ 3D 배선의 아키텍처 설계를 통한 전기-열-기계적 신뢰성 최적화 ㅇ 3D 배선의 전기적/기계적/열적 특성 예측 및 평가기술 개발 (핵심주제1) 3D 스케일링 배선 소재공정 기술 ㅇ 저손실, 고전도 3D 금속 배선(Mx, Via, Super-Via(Mx+2), TSV) 신규 소재기술 - 3D 패턴, via, super-Via, TSV 를 위한 저접촉저항 금속 도금액 기술 (초저농도 첨가제, 대형입도, 고종횡비>15, 고속 filling>3um/min) - 고전도 배향성 금속 도금기술 - 배선 금속 표면산화억제 도금기술 ㅇ 3D 배선회로 설계 대응, 전도도, 노이즈, 스케일링 도금기술 - 하이브리드 배선 도금기술 - 하이브리드 Via 도금기술 - super-Via 도금기술 (Mx+2 이상) ㅇ 3D 배선 신규 금속도금에 필요한 시드층 기상증착/클리닝 기술 - 3D 배선의 스케일링에 따른 패턴, via, super-via, TSV 용 확산방지막, 접착층 기상증착 기술 - 3D 다층박막 시드층 선택적 성장/클리닝 시뮬레이션 및 공정기술 (핵심주제2) 3D 회로설계기반 고신뢰도 배선 아키텍처 ㅇ 3D 배선의 아키텍처 설계를 통한 신규 배선 최적화 - 3D 배선(하이브리드 배선, 하이브리드 Via 등) 아키텍처 설계툴 개발 - 신규 배선 아키텍처 파라미터 개발 - 신규 배선을 이용한 3D 배선 아키텍처 개발 ㅇ 3D 배선의 전기적/기계적/열적 특성 예측 및 평가 기술 개발 - 3D 배선의 전기적 특성 시뮬레이션 및 평가 (전기노이즈, IR deop, KOZ 등) - 3D 배선 아키텍처의 계면 특성 평가 및 분석 기술 - 3D 배선 아키텍처의 딥러닝기반 비파괴 신뢰성 평가 기술
3. 지원 필요성
ㅇ (시급성) 로직소자와 메모리소자 스케일링에 따른 후공정 배선의 스케일링이 요구되어 IDM, 반도체장비기업, 반도체 소재 기업에서 Cu를 일부 대체하고자 하는 연구개발이 활발히 진행되고 있음 - 3D 배선 (패턴 배선, Mx, Via 등)은 반도체 스케일링 극복에 필요한 이종집적기술로 연계되기에 이종집적 반도체 기술의 초격차 확보를 위해 핵심기술과 함께 고급인력 양성의 적극적 추진이 필요함 ㅇ (중요성) 현재 Cu 대체 후공정 배선기술은 초기 개발 단계로, 신규 IP, 소재, 공정 개발 경쟁이 치열하므로, 민관협동으로 연구개발 및 전문인력 확보 중요함 ㅇ (부합성) 반도체 후공정기술은 그동안 연구개발 지원이 미미하였지만, 향후 이종집적기술의 초격차 확보에 필요한 국가전략기술에 해당함
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 3억원 이내(총 정부출연금 15억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용) 다만, 국제공동 과제에 한하여 석박사 인건비 비중 60% 이상 항목을 권고사항으로 적용함

품목번호	고급인력양성-반도체-일반-56	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	CMP 공정 안정화를 위한 Dynamic Metrology Tool 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	2	0	9	3	1	0
	핵심주제1	CMP 공정용 in-situ 초고속 3D 표면 및 내부 검사기술
	핵심주제2	CMP 공정용 dynamic 표면 화학적 분석 기술
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : CMP 공정 안정화 및 최적화를 위해서는 Dynamic Metrology Tool 개발을 통해 CMP 공정에서 발생하는 다양한 결함을 실시간으로 분석하고 검출하여 생산 공정의 수율, 성능, 신뢰성 향상시킴 ㅇ 산업동향 - 국내 정부는 일본의 수출규제 조치에 대응해 공급 안정화 달성과 소재·부품·장치(소부장) 산업의 경쟁력 강화를 위해 반도체, 디스플레이, 자동차, 전기전자, 기계·금속, 기초화학 등 6대 분야 100개 품목 소부장 산업 경쟁력 강화대책을 수립하고 해당 정책을 발표 - 최근 빅테이터, AI, AR/VR/MR, IoT, 웨어러블 등 고속 대용량 저장 솔루션용 데이터 처리를 요구하는 반도체 산업의 영향에 따라 반도체 장치 기술은 디스플레이, 태양광, LED, OLED 등의 유사 관련 사업으로 그 기술이 전파되어 기술의 활용도가 매우 높음 - 3D NAND 및 Logic/DRAM 공정 미세화로 CMP 공정의 확대가 전망되며, 특히 3D NAND에서는 Oxide Buffing 공정과 텅스텐 CMP 공정 확대가 예상 - 미국의 인텔이 기존 CMP 공정의 주요 재료인 텅스텐(W), 구리(Cu), 알루미늄(Al) 등을 대체하여 10 nm 공정에 코발트를 사용하기로 결정하는 등 본격적인 재료의 변화가 예상되며 향후 CMP 장치와 소모품 수요도 고성장을 지속할 것으로 전망 - (중국) ‘18년 기준 중국 내 시공 또는 계획 중인 반도체 공장은 15개로 전 세계의 42%를 차지하고 실제로 ’17년 중국 반도체 설비 매출은 ‘18년과 ’19년에는 각각 113억 달러, 172억 달러에 달해 한국에 이어 글로벌 2위를 차지할 것으로 전망하여 시장 견제 필요 - (대만) 대만 및 비메모리 반도체 산업의 핵심 기업인 TSMC가 첨단 미세공정에 지속적으로 투자하고 있어 대만 제조 장치 업체가 성장 동력을 확보할 수 있는 계기로 작용하여 한국도 국내 장치 업체의 성장 동력을 확보하고 장치 및 기술력 국산화를 위해 투자의 필요성을 보임
2. 지원 범위
ㅇ 반도체 고급 전문인력 양성 - 반도체 공정장비기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심주제1) CMP 공정용 in-situ 초고속 3D 표면 및 내부 검사기술 - 적층형 CMP Metal/ILD 구조물의 실시간 내·외부 3D 형상 측정 기술 및 측정 시스템 개발 - 광역 CMP Metal/ILD 평탄도 측정을 위한 대영역/초정밀 측정 기술 및 측정 시스템 개발 - CMP 공정용 in-situ 실시간 초고속 두께/형상 측정 기술 및 인라인 측정 시스템 개발 - 다양한 Micro-defect(scratch, dishing, ripout 등) 검출이 가능한 측정 기술 및 측정 시스템 개발 - 적층형 CMP Metal/ILD 구조물 분석을 위한 Deep learning 기반의 능동·지능형 알고리즘 개발 및 고도화 ㅇ (핵심주제2) CMP 공정용 표면 검사를 위한 dynamic 환경 화학적 분석 기술 - CMP 상황과 유사한 압력 및 회전이 적용된 dynamic 환경의 in-situ 전기 화학 분석 기술 및 분석 시스템 개발 - CMP Metal/ILD 산화막 간 dynamic 환경의 화학적 특성 분석 기술 및 분석 시스템 개발 - CMP 공정 중 형성된 슬러리의 화학적 분석 (임피던스, 점도, 온도 등) 을 통한 CMP 공정 결과 예측 메커니즘 연구 및 알고리즘 개발 - Dynamic 환경의 슬러리 내부 인자들의 산화, passivation 거동 및 화학적 특성 분석 기반의 Corrosion 발생 메커니즘 연구 - 신규 막질, 신규 슬러리를 이용한 CMP 공정 개발 및 적용을 위한 화학 메커니즘 기반 분석 기술 및 분석 시스템 개발
3. 지원 필요성
ㅇ (중요성) 반도체 소자의 미세화 및 다층화로 인해 CMP 공정 기술의 비중이 전체 디바이스 제조공정내에서 높아지는 추세임 - 수 nm의 초미세화 공정 기술을 실현하기 위해서는 높은 개구수를 가진 노광 장치에 충분한 초점 심도의 확보가 필요하기 때문에 CMP 공정을 통한 칩 영역에 걸친 광역 평탄화 작업이 필수적임 - 반도체 소자의 고속화 및 고집적화에 따라 미세 회로를 차곡차곡 쌓아 올리는 3D 반도체 기술에 있어 CMP 공정은 필수적임 - 국내 기술 수준은 아직 해외 선진업체들에 비해 많이 뒤떨어지기에 CMP 장치의 수입 의존도를 낮추고 관련 원천기술 연구를 통해 장치 및 부품의 국산화 필요함 - 국산화를 위한 기술개발과 장치 및 소모품에 사용될 수 있는 신규 소재 연구에 있어 CMP 공정 적용을 위한 분석 및 검증 기술 개발이 중요함 ㅇ (필요성) CMP 장치 및 부품 산업은 후방 산업인 반도체 제조 산업의 요구 조건에 맞추어 산업과 연구 방향이 결정되는 경우가 많음 - 이에 따라 소모품(슬러리, 패드, 컨디셔너 등)과의 상호작용에 따른 최적화가 매우 중요하며 연구시 동시에 고려가 필요함 - 공정 최적화 및 안정화를 위해서는 CMP 공정 환경에서 실시간으로 표면 상태를 측정하여 정밀하게 제어하는 과정이 매우 중요하기 때문에 CMP 공정의 정밀도 개선을 위해서는 Dynamic Metrology Tool 개발의 필요성이 부각됨 ㅇ (시장성) 반도체 수요의 증가에 따라 시장 규모 증대가 예상되며 CMP는 반도체 전 공정의 핵심 설비 중의 하나로 시장 선점을 위한 주요 기술 중 하나임 - 중국의 반도체 설비 매출은 매해 증가하고 있으나 핵심 설비는 수입에 의존하고 있고 대만의 경우 국산화를 위해 정부 차원의 투자 및 대외 기술협력 지원 강화 필요의 추세가 보임 - 국내 정부 또한 일본의 수출규제 조치에 대응하여 6대 분야 100개 품목 조기 공급 안정성 확보를 위해 ‘100대 품목 소재, 부품, 장치 산업 경쟁력 강화대책’을 추진하고 있음 - 실시간 인라인 측정 기술을 산업현장에 적용함으로써, 현장 공정 최적화를 통한 개발 주기 단축과 생산 수율 개선을 실현하여 국내 반도체 장비 산업의 경쟁력을 한 단계 끌어올릴 수 있을 것으로 기대됨
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 3억원 이내(총 정부출연금 15억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

품목번호	고급인력양성-반도체-일반-57	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 ■ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
품목명	저차원소재 기반 이종접합구조 저전력 터널링 트렌지스터 소자 공정기술 개발	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	4	0	2	0	3	1
	핵심주제1	저차원소재 기반 이종접합구조 저전력 터널링 트렌지스터 소자 공정기술 개발
	핵심주제2	화학기상증착장치를 이용한 저차원소재 합성 및 물성 평가 원천기술개발
	핵심주제3	(화학기상증착장치를 이용한 고품위 III-V 화합물반도체 에피구조성장 및 물성 평가 원천기술개발
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 : 고집적 회로를 갖는 반도체 전자산업에서 지속적인 미래 경쟁력을 가질 수 있는 새로운 동작원리를 가지는 채널소자의 개발이 필요함에 따라 전산모사 기반의 저차원소재 이종접합구조 채널소자 구조설계, 에피성장, 소자공정, 특성평가관련 독점적 원천기술을 개발하고 이에 따른 차세대 반도체 고급인력을 양성 - 전산모사 기반 저차원소재와 화합물반도체 이종접합구조(1D-3D/2D-3D) 설계 및 소자특성 예측기술 개발 - 저차원소재와 화합물반도체 이종접합구조 채널소자 공정 및 전기적 특성평가 기술 개발 - 화학기상증착장치를 이용한 저차원소재 합성 및 물성 평가기술 개발 - 화학기상증착장치를 이용한 고품위 III-V 화합물반도체 에피구조성장 및 물성 평가기술 개발 ㅇ 산업동향 : 트랜지스터의 집적도 향상에 따라 반도체소자 구동에 필요한 전력은 한계에 이르렀으며 이에 따라 국제 반도체 기술 로드맵(International Technology Roadmap for Semiconductor)에 따르면 차세대 고성능 반도체 기술확보를 위해서는 4-decade 전류 범위 내에서 최소 60 mV/dec이하의 subthreshold swing(SS)을 극복해야할 기술로 명시하고 있음 - TSMC는 이차원 소재를 차세대 고성능 트랜지스터 물질의 유력한 후보로 보고 있으며 적극적인 산학협력을 통해 다양한 이차원 소재(예: h-BN, 2-TMD, Graphene)를 활발하게 연구하고 이를 기반으로 한 로직소자의 개발에 힘쓰고 있음. 이와 동시에 5 nm 이하의 노드를 가지는 트랜지스터 개발에 있어 빠른 전자·정공 이동도를 가지는 III-V 화합물반도체 물질을 channel 물질로 사용하는 기술을 연구·개발 중에 있음 - 채널소자 성능향상에서 스캐일링의 한계가 다가옴에 따라 인텔, IBM에서 전자의 이동도가 빠른 III-V 화합물반도체 에피구조를 성장하며, 이를 이용한 초고속 전자소자 및 광응용 메모리 소자에 대한 연구를 진행 중에 있음
2. 지원 범위
ㅇ 반도체 고급전문인력 양성 - 반도체 후공정 소재, 공정기술과 설계기술 전문성을 함께 보유한 융합 고급전문인력 양성 ㅇ (핵심기술1) 저차원소재와 화합물반도체 이종접합구조(1D-3D/2D-3D) 채널소자 전산모사 및 소자공정 원천기술 개발 및 이를 통한 반도체 설계·공정분야 전문인력 양성 - 전산모사 기반 저차원소재와 화합물반도체 이종접합구조 설계 및 소자특성 예측기술 개발 - 게이트 용 high-k 박막증착, 전사, 본딩, 오믹접합 등 소자공정 원천기술 개발 - 전계효과 트랜지스터 분석 및 특성(미세구조, 표면·광학적·전기적)평가 ㅇ (핵심기술2) 화학기상증착장치를 이용한 저차원소재 합성 및 물성 평가기술 개발 분야 전문인력 양성 - 화학기상증착장치를 이용한 이차원소재(TMDs) 직접증착 원천기술 개발 - Atomic force microscope(AFM), scanning electron microscope(SEM), transmission electron microscope(TEM) 등을 이용한 저차원소재 구조적 특성 분석 기술 - Raman 및 Photoluminescence (PL) 등을 활용한 저차원소재 광학적 특성 분석 기술 - Hall measurement, I-V, C-V 등을 이용한 전기적 특성 분석 기술 ㅇ (핵심기술3) 화학기상증착장치를 이용한 고품위 III-V 화합물반도체 에피구조성장 및 물성 평가기술 분야 전문인력 양성 - 화학기상증착장치를 이용한 As/P기반의 화합물반도체 (Eg:0.7~1.9eV) 대구경 고품위 에피구조 성장기술 개발 - 화학기상증착장치를 이용한 Sb기반의 화합물반도체 (Eg:0.35~0.8eV) 에피구조 성장 및 도핑 기술 개발 - 화합물 반도체의 밴드갭에너지/변형률에 따른 화합물반도체·저차원 물질의 계면간 전자/광학적 특성 분석
3. 지원 필요성
ㅇ 최근 트랜지스터의 집적도 향상에 따라 반도체소자 구동에 필요한 전력은 한계에 이르렀음. 이는 기존 전계효과 트랜지스터의 구동원리인 single carrier thermionic emission에 기인하며 트랜지스터 turn-on 특성인 SS값이 물리적인 한계인 60 mV/dec에 머무르게 하고 있으나, 미래 전자산업에서 경쟁력을 갖기 위해서 더욱 작은 값을 가져야 함 ㅇ 반도체 공정 선폭이 10 nm 미만으로 줄어감에 따라 발열 및 동작전력의 문제해결과 반도체 본질적 성능 향상을 위해 차세대 반도체로서 저차원소재 개발 및 이종접합구조 활용이 확대될 것으로 전망됨 ㅇ 저차원소재 기반의 이종접합구조 소자 제작기술은 현재 세계적으로 치열한 개발경쟁을 펼치고 있는 차세대 반도체 소재 및 소자관련 독점적 원천기술(전산모사, 에피성장 및 공정기술) 확보가 가능하며, 이를 통해 반도체 고급인력을 양성할 수 있음 ㅇ 삼성전자, TSMC, 인텔, IBM과 같은 글로벌 기업들은 차세대 반도체 기술개발을 위해 전산모사, 에피성장, 소자공정 관련 반도체 고급인력에 대한 수요가 증가할 것으로 예상되며, 본 제안기술을 통해 양성될 인력을 활용할 수 있을 것으로 기대됨
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 :‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용) 다만, 국제공동 과제에 한하여 석박사 인건비 비중 60% 이상 항목을 권고사항으로 적용함

품목번호	고급인력양성-반도체-일반-58	산업 기술 분류	중분류Ⅰ	중분류Ⅱ
품목유형	■ 원천기술 □ 혁신제품	반도체 장비
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 □ 복수형 □ 국가핵심기술 □ 서비스형 □ 안전과제 □ 탄소중립 □ 국제공동 □ BM형 □ 원스톱형 □ 챌린지형 □ 통합형 □ 실증형
R&D 자율성 트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
전략산업분야 유형	□ 반도체메모리 ■ 반도체 소재 (반도체 측정/분석) □ 시스템반도체 □ 반도체 공정장비 (반도체 부품)
총괄 품목명	Advanced packaging용 hybrid bonding 공정/소재 기술	품목코드 (HSK10)	류	호	소호	통계부호
(TRL : [시작] 3단계 〜 [종료] 5단계)	8	4	8	6	4	0	2	0	3	1
	핵심주제1	sub-um hybrid bonding 공정/소재 기술
	핵심주제2	≤5 um W2W hybrid bonding 공정/소재 기술
	핵심주제3	≥10 um D2W hybrid bonding 공정/소재 기술
1. 개념 및 산업동향
ㅇ 제안방법 : 본 과제는 핵심주제별로 컨소시엄을 구성하여 제안 ㅇ 개념 - 미래 반도체 기술은 소자 스케일링에서 시스템 스케일링으로 변화하고 있고, 고성능 고밀도 시스템 패키징의 핵심 기술은 소자(memory, CPU, NPU, 등)간 높은 connectivity 구현을 위한 hybrid bonding 기술임. - 제품 형태 : Hybrid bonding 기술은 NAND COP(Cell on Peri)향, HBM(high bandwidth memory)향, 그리고 이종 집적의 SIP(system-in-package)향 등 다양한 3D 반도체 제품에 적용되며, 향후 초미세 구조의 HPC(high performance computing)를 위한 3D 제품에 적용될 것임. - 기술 형태 : Hybrid bonding 기술은 제품 종류, 본딩 층 구조 및 소재, 그리고 D2W(die-to-wafer), W2W(wafer-to-wafer), face-to-back, face-to-face 등 본딩 방식 및 순서에 따라서 달라져야 함. 본 과제는 향후 제품별 기술별 다양한 패키지에 적용될 hybrid bonding 기술을 통합적으로 개발하는 과제임. ㅇ 산업 동향 - 국내 IDM 기업들은 마이크로 범프를 이용한 메모리 본딩 기술은 확보하고 있고, hybrid bonding 기술은 현재 적극적으로 개발 중임. 하지만, TSMC 등과 비교할 때 아직은 기술 격차가 있음. - 국내 OSAT 기업들은 첨단 패키징 기술 개발을 하고 있으나, 예산 및 연구인력의 부족으로 하이브리드 본딩 기술 개발에 어려움이 있고 원활하지 않음. - TSMC에 따르면 2023년에 12층 메모리 적층과 3개 프로세서의 인터포져 기술이 예정되어 있고, hybrid bonding이 적용된 SoIC 기술도 보유하고 있음. 2021년에는 AMD의 3D V-Cache(Ryzen 5000-series)를 hybrid bonding으로 적층한 첫 시작품을 발표했음. - 인텔은 EMIB 기술을 2016년에 발표 후 2019년 로직 소자의 F2F 본딩인 Foveros 기술을 발표했고, hybrid bonding이 적용될 Foveros direct 기술을 소개함. - 미국은 CHIPs for America(52B$)를 통해 패키징 R&D에 투자하고 있고, NSTC 설립 및 National Advanced Packaging Manufacturing Program을 핵심 분야로 운영 발표함.
2. 지원범위
ㅇ 반도체 고급전문인력 양성 - 반도체 후공정 소재, 공정기술과 설계기술 전문성을 함께 보유한 고급전문인력 양성 ㅇ (핵심주제1) 초저온 sub-um hybrid bonding 공정/소재 기술 - NAND COP향 hybrid bonding 기술 개발 - Cu/SiCN hybrid bonding 공정 기술 개발 - sub-um 본딩 설계 및 본딩 게면 반응 규명 - 나노 신물질 확보, selective 증착 및 본딩 기술 개발 ㅇ (핵심주제2) ≤5 um W2W hybrid bonding 공정/소재 기술 - HBM향 hybrid bonding 기술 개발 - Cu/oxide wafer-to-wafer hybrid bonditng 공정 기술 개발 - Cu 평탄화 및 본딩 표면 cleaning 기술 개발 - 웨이퍼 warpage 시뮬레이션 ㅇ (핵심주제3) ≥10 um D2W hybrid bonding 공정/소재 기술 - SIP향 hybrid bonding 기술 개발 - Cu/polymer die-to-wafer hybrid bonding 공정 기술 개발 - Polymer 소재 및 polymer 평탄화 기술 - 계면에너지 및 접착 신뢰성
3. 지원 필요성
ㅇ 반도체 기술이 소자 중심의 ITRS 로드맵에서 시스템 중심의 이종 집적(HI) 로드맵으로 변화하였고, 이에 이종 소자의 웨이퍼 도는 다이 본딩 기술이 차세대 반도체 기술의 핵심이 고 있음. ㅇ 3D 이종 집적을 위한 기술은 소니의 픽셀/메모리/로직 적층을 시작으로 최근 TSMC의 SoIC 기술과 인텔의 Foveros direct 또는 EMIB 기술 등이 있으며, 이러한 기술의 핵심은 hybrid bonding 기술임. ㅇ 세계 반도체 패키징 시장에서 첨단 패키징 시장은 2026년에 ~50%가 될 전망이고, 이에 신기술 연구개발 및 시장경쟁력 확보를 위한 전략적 정부 지원 및 기술 개발이 시급히 필요함. ㅇ Hybrid bonding 기술은 제품과 디자인에 따른 체계적인 기술 개발이 매우 필요하며, 특히 파운드리 산업의 경쟁력 확보 및 차세대 메모리와 시스템반도체의 시스템 직접화(integration)를 위해서 반드시 확보해야 할 기술임.
4. 지원기간/예산/추진체계
ㅇ 개발기간 : 57개월 이내 (1차년도 : 9개월) (1단계 33개월, 2단계 24개월) ㅇ 정부출연금 : ‘23년 4.5억원 이내(총 정부출연금 22.5억원 이내) ㅇ 주관 및 공동연구개발기관 : 비영리기관(원천기술형) ㅇ 기술료 징수여부 : 비징수 ㅇ 특이사항 1 1) 연구개발계획서의 연구목표 및 내용은 총 예산규모(정부출연금+민간투자금)로 작성하고, `연구개발비 사용계획`은 정부출연금에 대해서만 작성 2) 민간투자금은 정부출연금과 동일 비율로 지원되며, 과제 선정 이후 총괄기관과 별도 협약 예정 (민간투자금 사용계획은 정부출연금 편성내역과 중복 계상 불가) ㅇ 특이사항 2 1) 동 사업은 반도체 고급인력 양성을 목표로 하고 있으며, 석·박사 인력의 적극적인 참여를 권고함 2) 참여 학생 전원에 대하여 본 사업 총괄과제에서 배출인원 관리 3) 총 사업비 중 인건비 비중 40%이상, 인건비 중 석박사 인건비 비중 60%이상 필수 (민간투자금 연구개발계획서에도 동일 비중 적용)

[참고]  민관공동투자반도체고급인력양성 실무작업반 명단

번호	실무작업반
	성명	소속	직위
1	전욱희	SK하이닉스	TL
2	황수복	삼성전자	차장
3	우정식	원익IPS	부장
4	한규민	차세대지능형반도체사업단	팀장
5	전배근	한국반도체산업협회	실장

⑥

신시장창출을위한수요연계시스템반도체기술개발

품목번호	2023-시스템반도체-신시장창출-일반-1-1			산업 기술 분류	중분류Ⅰ						중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템						SoC
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	타액을 이용한 무채혈·비침습 방식의 당뇨 센서와 시스템 반도체가 내장된 측정기 개발					품목코드 (HSK10)	류		호			소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 8단계)						9	0	1	8		1	4	0	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 무채혈·비침습 방식의 당측정 기술로 입에서 타액(침)을 채취, 전처리 기술과 측정 리더기 기술임 - 제품형태 : 타액 채취 및 측정용 센서와 신호처리 시스템 반도체가 내장된 혈당 측정기 - 기술형태 : 당 측정용 타액 채취 및 전처리 기술, 타액 기반 글루코스 센싱 기술, 센서 신호 처리 SoC 기술, 혈당 측정용 리더기 기술 ㅇ 산업동향 - 해외 동향 ・글로벌 인티그리티社의 글루코트랙 (GlucoTrack)은 비침습적 혈당 측정 방법을 제시하고 국내에 2017년부터 판매하고 있음 ・연속혈당측정시스템(CGMS)은 메드트로닉, 덱스콤, 애보트 등에서 개발중이며, 피부에 삽입되는 0.2인치 이하 바늘형태의 센서를 복부나 팔의 피하에 삽입 및 측정 수행 - 국내 동향 ・ 무채혈·비침습 방식은 실험실 수준의 연구가 진행 중이며 상용제품 없음
2. 지원 범위
ㅇ 지원 범위 : 타액 기반 글루코스 측정용 센서 기술, 신호처리 IC기술, 고성능리더기 개발, 테스트베드 환경 구축, 공인시험평가 검증 - 타액 기반 글루코스 측정용 센서 요소기술 개발 : 정밀한 측정을 위한 타액 샘플 채취 및 처리법 개발 : 타액 기반 측정 기술을 활용한 타액 분석 기법 및 타액 분석을 위한 고정밀 소형 MEMS 센서 공정 및 소자 제작 기술 개발 - 비침습 센서 신호처리 기술: 글루코스 수치를 정량화 하기 위한 IC 기술 개발 : 마이크로컨트롤러(MCU), 아날로그디지털변환기(ADC), 선형레귤레이터(LDO) 등 빠른 연산 결과 값 피드백 시스템을 제공하는 전처리 기술개발 - 글루코스 센싱이 가능한 고성능 측정 리더기 기술 개발 : 타액의 당과 진단 센서에 적용된 효소 반응 가속화를 위한 반응촉매 기술개발 : 미세 전류신호 감지 기술(최대±10㎎/dL이내) : 고속 처리 및 피드백시스템을 통한 측정 시간 단축(20초 이내) : 기존 의료기기 호환 서비스 플랫폼 및 스마트폰 앱과 연동가능 알고리즘 개발 - 공복/식후 조건에서 당 측정을 위한 알고리즘 기술개발 - 개발된 측정기기의 파일럿 테스트(pilot test)를 위한 테스트베드 환경 구축 - 개발된 측정기기의 국내외 전문시험기관 전기/신뢰성/안정성 공인시험평가 검증
3. 지원 필요성
ㅇ 정책적 정부 지원 필요성 - 당뇨병은 수시로 혈당이 변하여 환자에게 돌발적 저혈당 쇼크 등 어려움 초래가 가능하여 상시 모니터링이 필요 - 침습 관련 분야에 비해 비침습 분야는 비침습 소자 설계부터 부품생산까지 확보한 글로벌 의료기업들이 관련 시장을 점유하고 있어 국내 연구개발 지원 필요 ㅇ 기술적 정부지원 필요성 - 신뢰성 높은 제품을 상용화할 수 있는 단계까지 고도의 기술 개발이 필요함 - 국내 의료기기 분야의 생태계 확대를 위한 산업적 지원 정책이 절실히 필요 ㅇ 시장적 정부 지원 필요성 - Global market insights에 따르면 세계 당뇨 모니터링 기기 시장규모는 2018년 17조원에 달하며 2025년 25조원까지 성장할 전망. - 본 기술은 무채혈·비침습 방식으로 편리함과 기존 방식의 정확도를 구현한 기술력으로 기존의 당 진단기기 시장을 양분할 것으로 기대됨. ㅇ 사회적 정부 지원 필요성 - 본 기술개발은 중소기업이 주관으로 개발할 수 있는 HW/SW 기술력을 보유중이며, 요소기술 및 부품기술을 확보한 중소·중견기업 등과 협업을 통한 기술개발로 유럽 및 미국 선진사와의 기술차별화를 통해 신시장 글로벌 지배력 확보가 가능함.
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 20억원 이내(총 정부출연금 60억원 이내) ㅇ 주관기관 : 영리기관(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-신시장창출-일반-1-2			산업 기술 분류	중분류Ⅰ					중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템					SoC
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	스마트홈용 Batteryless BLE기반 AI SoC 및 SW 기술 개발					품목코드 (HSK10)	류		호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 8단계)						8	5	4	2	3	1	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 다중 에너지 하베스팅 기술을 이용하여 별도의 전원 공급장치 없이 다양한 범용센서에서 오는 신호를 감지하고, 인공지능 기술을 통해 사람이 쾌적함을 느낄 수 있는 집안 환경을 구성할 수 있도록 창문, 에어컨, 전등 등의 기기들을 BLE 통신을 통해 제어하는 반도체 및 SW 기술 - 제품형태 : 스마트 가전에 범용적으로 탑재 가능한, 다중 에너지 하베스팅 및 초저전력 무선통신을 지원하고 인공지능 기반의 다종 스마트센서를 결합한 초경량, 초저전력 On-Device AI 가전 SoC와 지능형 가전 제어를 위해 다종 센싱 정보를 활용한 지능형 엣지 디바이스 - 기술형태 : 다중 에너지 하베스팅 및 초저전력 무선통신, 초경량, 초저전력 On-Device AI 가전 SoC, 다종 센싱 정보 활용 지능형 엣지 SW ㅇ 산업동향 : 스마트 홈 시장의 확장에 따라 전원을 사용하지 않고 동작하는 IoT 센서노드 기반의 서비스들이 등장하고 있으며, BLE가 모든 스마트폰에 장착되면서 IoT 센서와 스마트폰 간의 Seemless 연결을 통한 스마트 가전 기반의 신 서비스 응용이 급성장하고 있음
2. 지원 범위
ㅇ 스마트 가전용 다중 에너지 하베스팅 기술 개발 - 응용서비스에 최적화된 다중 에너지 하베스팅 기술 개발 - 에너지 하베스팅 효율을 최대화하기 위한 최대 전력 추종 기술 및 PMIC 개발 ㅇ 스마트 가전용 On-Device 엣지 SoC 개발 - 초저전력 대기전력 구현을 위한 Wake-up 기술 개발 - 무선전파 송수신을 위한 BLE 5.x 기반의 RF 트랜시버/Modem 개발 - 스마트 홈 응용 지능형 서비스를 위한 데이터셋 구축 및 On-Device AI 추론 가속기 개발 ㅇ 엣지 컴퓨팅 기반 스마트 가전 응용 기술 개발 - 엣지 SoC 기반 스마트 가전 용용 SW 개발 및 연동 시험 기술 개발 - 홈 가전기기 적용 시제품 개발 및 실증
3. 지원 필요성
ㅇ 스마트 가전 분야의 빠른 기술변화(AI, Edge Computing, IoT 등)와 소비 트랜드에 대응 가능한 스마트가전 지능화 기술, 홈 에너지 기술 혁신 및 시장경쟁력 강화가 필요 - 무선 네트워크와 다종 센서를 활용하여 주변상황을 능동적으로 인식하고, 쾌적하고 안전한 생활환경을 제공하는 지능형 홈케어 서비스의 확대 - 비대면 사회로 촉발되는 디지털 전환 트랜드에 발맞춰 AI 기반의 스마트 IoT 가전을 활용한 사용자/가정별 맞춤형 서비스 제공으로 확장 가능
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 20억원 이내(총 정부출연금 60억원 이내) ㅇ 주관기관 : 영리기관(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-신시장창출-일반-1-3			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체 소자 및 시스템				Sensor용 소자
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	수소자동차 수소 공급 압력 측정용 디지털 반도체 융합 센서 모듈 기술 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 8단계)						9	0		2	7	1	0	0	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 압력과 온도를 정밀하게 측정함으로써 Stack에 공급되는 수소 gas의 양을 측정 및 제어할 수 있도록 하는 디지털 반도체 센서 모듈 ㅇ 제품형태 : 수소 공급 라인에서 stack으로 전달되는 유로의 수소 gas의 압력과 온도를 동시 측정하는 디지털 융합 센서 모듈 ㅇ 기술 형태 : - 급격한 공급 압력 변화에 반응하는 압력 센싱 기술 - 급격한 온도 변화에 따른 온도 정밀 측정 가능한 센싱 기술 - 압력 및 온도를 동시에 측정 및 보정할 수 있는 calibration 기술 - 디지털 출력을 활용한 차량 내부 통신 기술 ㅇ 산업동향 : - 미국·유럽 등 자동차 선진국은 2000년대부터 정부 주도 대형 프로젝트를 통해 핵심 부품 및 시스템 기술을 확보하고 있으며 벤츠, 르노, 도요타, 혼다 등 선진 기업을 상용화에 박차를 가하고 있음 - 수소전기차 분야에서 운전장치(수소공급장치·공기공급장치·열관리장치)에서는 세계 최고수준으로 평가되지만, 일부 핵심 부품/소재/센서 기술에 있어서는 기술 확보가 미흡하다고 평가되고 있음 - 차량용 압력센서 2021년 압력 측정 모듈은 Sensata에 의해 전세계적으로 독점되고 있으며, 국내 자동차 분야의 대형 전장업체는 모두 100% 수입에 의존하는 등 다양한 품질 문제로 인하여 국산화가 타 분야에 비하여 다방면으로 뒤처지고 있음
2. 지원 범위
ㅇ 수소자동차 수소 공급 압력 및 온도 측정용 디지털 반도체 융합 센서 모듈 - 수소전기차용 초고압 압력 센서 기술 개발 * 70bar이상의 한계압을 갖는 고내구 수소 공급 압력 센서 반도체 개발 * 개발 센서의 패키징 및 신뢰성 보장 기술 - 수소전기차용 빠른 온도 응답성을 갖는 센서 기술 개발 * 급격한 온도 변화에 따른 정밀한 온도를 측정하는 고정밀 수소 온도 센서 개발 * 개발 센서의 패키징 및 신뢰성 보장 기술 - 고내구 특성의 온도/압력 센서 모듈 개발 * 100만회 이상의 압력 내구 안정성 확보 기술 * 1000hr 이상의 온도 내구 안정성 확보 기술 - 자가 Fault 판단 기능의 온도/압력 Calibration 기술 개발 * 온도 및 압력의 통합 측정 및 신호 처리 기술 * 안전성을 높이기 위한 Fail-Safe 설계 기술 * 센서 노이즈 제거 및 자동 캘리브레이션 기술 * 디지털 출력 및 차량 내 연결이 가능한 IVN 기술 - 수소전기차 stack용 온도/압력 융합 센서 모듈 기술 개발 * 압력, 온도, 습도의 다양한 환경에서의 고 내구성을 갖는 강인한 모듈 설계 기술 * 수소 취성의 영향을 고려한 모듈 설계 기술 * 물리적 매개체 없는 수소 누출 Sealing 기술 * 수소전기차 모사 환경에서의 압력 평가 기술
3. 지원 필요성
ㅇ 정책적 정부지원 필요성 - 세계 친환경차 시장이 급속도로 수소전기차로 옮겨가고 있으며 국내 수소전기차 기술과 산업은 세계 최고 수준임. 그러나 주요 센서 부품은 국산화가 되지 못하여 국내 수소전기차 산업의 취약점이 될 수 있으므로 본 과제를 통해 수소전기차 센서의 개발이 필요함 ㅇ 기술적 정부지원 필요성 - 기존의 온도/압력 복합 센서는 대부분 10 bar 이하에서만 측정이 가능한데 수소전기차는 30 bar 이상이기 때문에 초고압 온도/압력 복합 센서 기술 개발이 필요함 - 40℃ 이하에서도 수소 누출 없고 자가 진단 및 오동작 인지 기능을 가진 정밀 안전 센서 기술 개발이 필요함 ㅇ 시장적 정부지원 필요성 - 수소전기차는 2025년 이후 고성능 고효율 고안전을 추구하는 차세대 수소전기차로 바뀔 예정이며 여기에는 수소공급계의 효율성과 안전성을 높이는 차세대 온도/압력 복합 센서가 필요함 - 이를 통해 수소전기차를 대폭 개선하여 수소전기차 시장의 확대에 이바지할 수 있음 ㅇ 사회적 정부지원 필요성 - 수소전기차는 가장 발전된 형태의 친환경차이며 Zero Emission 사회의 핵심 요소이기 때문에 본 과제를 통해 수소전기차 센서의 개발이 필요함
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 20억원 이내(총 정부출연금 60억원 이내) ㅇ 주관기관 : 영리기관(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-신시장창출-일반-1-4			산업 기술 분류	중분류Ⅰ				중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품				반도체소자 및 시스템				전기전자부품
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙	■ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	차세대 전력반도체기반 전력변환장치 개발					품목코드 (HSK10)	류			호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 8단계)						8	5		3	2	3	1	1	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 2.3kV·300A급 SiC 전력반도체로 구성된 모듈이 탑제된 에너지 저장 장치용 고효율 전력변환장치 개발 및 마이크로그리드 실증 - 에너지저장장치(ESS)를 활용하여 전력계통에 연계된 재생에너지의 출력과 전력계통의 에너지밸런스를 고려하여 전력 계통 유연성 확보할 수 있는 기술 개발이 필요 - 이를 위해 SiC 전력반도체를 활용한 에너지저장장치 및 재생에너지용 고효율 전력변환장치의 개발 필요 - 고효율 인버터의 경우 핵심부품은 전력반도체 소자이며 기존 실리콘 전력반도체는 물성적 특성의 한계로 인하여 차세대 반도체인 SiC 기반 반도체 개발이 필요 - SiC 전력반도체를 적용한 인버터 핵심부품 개발. 이를 이용한 전력계통의 안정적 운영기술 확보. - 제품형태 : 전력 계통의 주파수 안정 및 에너지공급장치의 전력공급효율성 증대를 위한 에너지저장장치 및 재생에너지용 전력변환장치 개발 ・ 에너지저장장치 : 전력계통의 주파수 제어, 유·무효 출력제어, 부하-발전량 밸런스 제어 기능을 수행하는 장치 ・ 재생에너지 출력변환장치 : 재생에너지(태양광)의 유·무효 출력제어, 전압제어 기능 수행 ・ 2,300V급 실리콘 카바이드 (SiC) 전력반도체 제작 ・ 1.2kV 및 2.3kV, 300A이상의 SiC 전력반도체를 활용한 멀티레벨 모듈 시제품 제작 - 기술형태 : 차세대 전력반도체 기반 주파수 제어용 에너지저장장치 기술 및 실증 ・ 고전압용 SiC thick epi 성장기술 ・ 고전압 대전류 (2000V 300A이상) SiC MOSFET 제작 기술 ・ 저방열 고전압 SiC 모듈 탑제 기술 ・ DC 1,500V, AC 600/690V 그리드포밍 인버터 제작 기술 ㅇ 산업동향 : SiC 전력반도체를 적용한 ESS 전력계통 고효율 인버터 장치는 미국 일본 등 선진국을 중심으로 연구개발 되고 있으며 특히 핵심 부품인 SiC 전력반도체의 경우 100%수입에 의존하고 있는 실정으로 국산화 부품으로 개발은 국내 전무함 - 해외 동향 : 선진국 중심으로 SiC를 적용한 그리드포밍 인버터에 대한 연구가 활발하게 진행 중 ・ (Rohm) 1,700V 내압 SiC MOSFET 내장 AC/DC 컨버터 IC 개발 및 출시 ・ (Hitachi ABB) SiC 전력반도체를 활용한 전력계통용 고효율 전력변환기기 개발 중 ・ (DOE SETO) `20년부터 DOE SETO 프로젝트를 통해 그리드포밍 인버터 제어를 개발하여 인버터 중심 계통에서의 영향성에 대한 연구를 수행 중 ・ (SMA) 연간 부하 15GWh 규모의 섬을 대상으로 디젤, 태양광, ESS 발전단지를 조성하고 ESS에 그리드포밍 제어기술을 적용하여 실증을 수행 - 국내 동향 : 국내는 현재까지 재생에너지의 점유율이 높지 않아 그리드포밍 기술과 고효율 전력변환기기에 대한 수요가 적어 기술개발이 활발하지 않음. ・ 전력반도체는 전기차와 가전기기 등 저전력 분야에 개발이 집중되고 있음 ・ 그리드포밍을 위한 ESS용 인버터는 주로 학술적 연구가 수행 중
2. 지원 범위
ㅇ 2.3kV급 SiC 전력반도체 기반 전력변환장치 개발 - Load Balance, Power Shift, Frequency Control이 가능한 전력변환장치 개발 - 2.3kV급 SiC 기반 3Level NPC 모듈 제작 기술 개발 ・반도체 소자 : 1.2kV SiC MOSFET : 10~15mΩ 2.3kV SiC MOSFET : 20~30mΩ ・반도체 모듈 : 1.2kV/300A이상 3-Level SiC MOSFET Module 2.3kV/300A이상 2-Level SiC MOSFET Module - 전력변환장치의 실계통 연계 실증을 통한 기능 검증 - 높은 EAS (Single pulse avalanche energy) 특성을 갖는 고전압 SiC 전력반도체 일괄 양산기술 개발 - 낮은 결함밀도 특성의 Thick epi wafer 성장 기술 개발
3. 지원 필요성
ㅇ 정부의 재생에너지 확대 정책에 따라 안정적 출력제어가 가능한 에너지저장장치 및 재생에너지 출력제어장치의 개발이 요구됨 - 전력계통의 부하-발전량 밸런스 붕괴(주파수제어)를 막기 위해 제어가 불가능한 재생에너지의 확대에 따라 제어가 가능한 에너지원의 확보 필요 - 지속적으로 증가되는 전력변환장치의 효율제고는 향후 추가 전력설비 투자 지연효과 있음 ㅇ 2050 탄소중립 달성을 위해 재생에너지 비중은 현재 6%에서 2050년 60~70%로 확대될 전망 - 현재 ESS의 전력변환효율은 96% 수준으로 향후 ESS의 설치용량이 증가됨에 따라 변환과정에서 발생하는 전력손실도 급증할 것이므로 고효율 전력변환장치 개발이 시급 ㅇ SiC 반도체는 전량 수입에 의존 하고 있음 - SiC 기반 전력반도체 소자 기술은 전반적으로 한국이 기술 후발국이지만 2,000V이상의 소자 분야의 경우는 아직까지 국외에서도 양산화 이전 기술이므로, 조기에 소자 기술 분야에 집중투자를 할 경우 기술 우위 확보 가능성이 매우 높은 분야임
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 20억원 이내(총 정부출연금 60억원 이내) ㅇ 주관기관 : 영리기관(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

품목번호	2023-시스템반도체-신시장창출-일반-1-5				산업 기술 분류	중분류Ⅰ					중분류Ⅱ
품목유형	□ 원천기술 ■ 혁신제품					반도체 소자 및 시스템					SoC
융합유형	□ 산업고도화형 □ 사회문제해결형 □ 신산업창출형 ■ 해당없음
해당여부	□ IP R&D연계 □ 표준연계 □ 디자인연계 □ BI연계 □ 경쟁형 R&D □ 국제공동 □ 안전과제 □ 챌린지 트랙 □ 복수형 R&D □대형통합형 □ 서비스형 □ 국가핵심기술 □ 탄소중립
R&D 자율성트랙		□ R&D 자율성트랙(일반) □ R&D 자율성트랙(지정)
품목명	첨단 모빌리티 구동시스템의 고장진단 및 예지를 위한 SoC 기술개발						품목코드 (HSK10)	류		호		소호		통계부호
	(TRL : [시작] 5단계 〜 [종료] 8단계)							8	5	4	2	3	1	4	0	0	0
1. 개념 및 산업동향
ㅇ 개념 : 첨단 미래 모빌리티인 UAM(Urban Air Mobility) 및 UAV(Unmanned Aerial Vehicle)의 안정성과 효율적인 예방정비를 위해 핵심 구동 시스템의 고장 징후를 사전에 파악하고 부품의 교체시기를 사전에 정보를 주는 고장예지 (Prognostics) 및 건전성 관리(Health management) 시스템을 개발하고 이를 엣지컴퓨팅에서 구동하기 위한 SoC 개발 - 제품형태 : UAM/UAV 인버터 구동시스템의 실시간 상태모니터링 및 고장진단 및 고장예지를 위한 엣지컴퓨팅 기반의 SoC 및 구동 Driver SW, 탑재 모듈 - 기술형태 : 전동화 구동시스템의 다중센서 데이터를 실시간으로 처리하여 고장진단 및 예지가 가능한 알고리즘을 탑재한 SoC를 개발하고 모듈 레벨에서 이를 구동하는 SW 기술 ㅇ 산업동향 : PHM(Prognostics and Health Management) 기술의 적용이 확대되면서 이를 구현하기 위한 HW 비용이 증가하고 있으며 프로세싱 속도, 실시간 처리능력, 소모전력의 한계를 극복하기 위해 기존 클라우드 기반에서 엣지 컴퓨팅 기반의 기술개발이 국내외로 활발히 진행중에 있음.
2. 지원 범위
ㅇ UAM/UAV 구동 시스템의 상태진단 및 고장예지를 위한 엣지컴퓨팅 기술 개발 - 구동시스템의 고장 모드 및 열화 메커니즘 분석을 통한 모델링 및 시뮬레이션 기술 - 구동 시스템의 모델링 및 시뮬레이션에 대한 구동 UAM/UAV시스템에서의 실증 - 상태진단을 위한 데이터셋 확보 및 상태진단 알고리즘, 잔존수명 예측 기술 - 데이터 모니터링을 통한 운행 전 및 운행간 실시간 상태진단 및 고장예지 기술 개발 - 다중센서 신호처리를 위한 아날로그 인터페이스 및 전처리 기술개발 - 다중센서 데이터 합성을 통한 CPU 및 인공지능 가속기 내장 SoC 개발
3. 지원 필요성
ㅇ 세계 각국에서는 스타트업부터 항공기 제조사, 자동차 기업, 군수업체까지, 기업 규모에 관계없이 UAM/UAV 시장 선점을 위해 치열한 경쟁에 나서고 있음 - UAM/UAV은 자율주행, 운송서비스, 신소재, 방위산업 등 산업 파급력이 매우 큰 산업이며 시장 규모도 2040년에는 1조 4739억 달러(약 1800조원)에 달할 전망됨(전경련 보고서) - 국내 UAM/UAV 시장의 경우 대부분 시스템 개발 위주로 되어 있으며 많은 부분 수입에 의존하고 있는 실정임. 따라서 부품 국산화 및 관련 시장 선도를 위해 국가적인 투자가 필요한 실정임
4. 지원기간/예산/추진체계
ㅇ 기간 : 33개월 이내 (1차년도 개발기간 : 9개월, 2차년도 : 12개월, 3차년도 : 12개월) ㅇ 정부출연금 : ‘23년 20억원 이내(총 정부출연금 60억원 이내) ㅇ 주관기관 : 영리기관(혁신제품형) ㅇ 기술료 징수여부 : 징수 ㅇ 수요연계 : 필수

[참고]  신시장창출을위한수요연계시스템반도체기술개발 실무작업반 명단

번호	실무작업반
	성명	소속	직위
1	홍성민	한국전자기술연구원	수석
2	정윤호	항공대학교	교수
3	박한규	성균관대학교	교수
4	추철민	한국전력공사	책임
5	김진태	에스포시이노	대표
6	정보선	엠데이터싱크	이사
7	이성호	한국전자기술연구원	센터장